[发明专利]用于补偿模拟和/或数字电路的PVT变化的补偿装置

说明书

本发明涉及用于补偿模拟和/或数字电路的PVT变化的补偿装置，所述补偿装置包括：–晶体管，其包括–第一端子（D），–第二端子（G），–第三端子（S），以及–第四端子（B、G'、G''），所述第四端子（B、G'、G''）允许修改晶体管的阈值电压（Vth），其中晶体管被配置成在饱和区域中，其中在第三端子（S）处的电压具有预定值，其中在第二端子（G）处的电压与第三端子（S）处的电压之间的差异具有预定值；–电流产生模块，其被配置成产生预定值的电流；–补偿模块，其被配置成通过调整第四端子（B、G'、G''）的电压来迫使此电流在第一端子（D）和第三端子（S）之间流动。

技术领域

本发明涉及用于补偿模拟和/或数字电路的PVT变化的补偿装置。特别地，本发明涉及允许自适应地和动态地控制在给定供应电压下、优选地在次或近阈值区域中工作的要补偿的数字和/或模拟电路的至少一个晶体管的电流的补偿装置。

背景技术

随着MOS晶体管的不断缩放导致不断增加的速度性能，长期以来一直提出以较低电压供应模拟和/或数字电路（例如且以非限制性方式，数字门），以便节省动态功率（等于f·C·V²，其中f是时钟频率，C是正被开关的栅极电容，并且V是电路的供应电压），只要可以满足所需的速度性能即可。

假如晶体管在强反型中或超V_Th区域中操作（即其栅极-源极电压高于晶体管的阈值电压，即｜V_GS｜ >> V_Th），则随着工艺-电压-温度变化（在下文中为“PVT变化”）的模拟和/或数字电路的速度性能中的变化保持合理，允许较低参考电压的产生，例如通过使用带隙电路或类似电路，提供大多数PVT不敏感的恒定电压输出。以这样的方式，保证受控的动态功率耗散是可能的。

例如，具有1.8V的标称核心电压V_DD、450mV的阈值电压V_Th、在从0.8V至1V的V_DD下操作的180nm的CMOS节点允许大约4倍的功率降低。

然而，更先进的工艺节点面临由更薄的栅极氧化层所强加的恒定标称电压降低（例如对于55-65nm的CMOS为1V-1.2V），在期望显著的能量节省时要求更急剧的电压降低。因为晶体管的阈值电压V_Th不像标称电压一样快地缩放，所以模拟和/或数字电路的晶体管越来越多地在近阈值区域中或次阈值区域中操作，从而加重它们对PVT变化的敏感度。

在此上下文中，表述“次阈值区域”指示晶体管的栅极-源极电压低于晶体管的阈值电压，即｜V_GS｜ < V_Th。

在此上下文中，表述“近阈值区域”指示晶体管的栅极-源极电压在晶体管的阈值电压处或接近晶体管的阈值电压，即｜V_GS｜V_Th。换言之，晶体管的栅极-源极电压与其阈值电压之间的差异最多具有十分之几伏特。

在近阈值区域中或次阈值区域中，在超V_Th区域中使用的基于带隙的恒定电压方法达到其极限，要求PVT变化跟踪自适应参考产生装置。