[发明专利]高速高电压驱动器

权利要求书

1.一种高速高电压HSHV驱动器，包括：

第一类型的晶体管的第一堆叠，其耦接在所述HSHV驱动器的输出节点与高电压之间；

与所述第一类型相反的第二类型的晶体管的第二堆叠，其耦接在所述输出节点与参考电压之间；

第一偏置电路，其被配置成向所述第一堆叠提供偏置电压，所述第一偏置电路包括所述第二类型的晶体管的第一偏置堆叠；以及

第二偏置电路，其被配置成向所述第二堆叠提供偏置电压，所述第二偏置电路包括所述第一类型的晶体管的第二偏置堆叠，

其中，所述HSHV驱动器操作为逆变器，所述逆变器具有输入信号和在所述输出节点处的输出信号，所述输入信号具有低电压，所述输出信号具有所述高电压，并且

所述第一堆叠、所述第二堆叠、所述第一偏置堆叠和所述第二偏置堆叠的晶体管具有远小于所述高电压的期望操作电压，

并且其中：

所述第一堆叠、所述第一偏置堆叠、所述第二堆叠和所述第二偏置堆叠中的每一个的晶体管通过公共源极-漏极节点串联耦接，从而形成具有第一晶体管和末尾晶体管的耦接晶体管序列，

所述第一堆叠的第一晶体管的栅极节点被配置成接收所述输入信号的电平移位版本，

所述第二堆叠的第一晶体管的栅极节点被配置成接收所述输入信号，

所述第一堆叠的第一晶体管的源极节点耦接至所述高电压；

所述第二堆叠的第一晶体管的源极节点耦接至所述参考电压；

所述第一堆叠的末尾晶体管的漏极节点和所述第二堆叠的末尾晶体管的漏极节点耦接至所述输出节点；

所述第一堆叠的第一晶体管至末尾晶体管的栅极节点顺序地并且以一对一关系耦接至所述第一偏置堆叠的第一晶体管至末尾晶体管的源极节点和/或漏极节点，

所述第一堆叠的第一晶体管至末尾晶体管的公共源极-漏极节点顺序地并且以一对一关系耦接至所述第一偏置堆叠的第一晶体管至末尾晶体管的栅极节点，

所述第二堆叠的第一晶体管至末尾晶体管的栅极节点顺序地并且以一对一关系耦接至所述第二偏置堆叠的第一晶体管至末尾晶体管的源极节点和/或漏极节点，

所述第二堆叠的第一晶体管至末尾晶体管的公共源极-漏极节点顺序地并且以一对一关系耦接至所述第二偏置堆叠的第一晶体管至末尾晶体管的栅极节点，

所述第一偏置电路还包括多个串联连接的电阻器，该多个串联连接的电阻器被配置为在耦接至所述第一堆叠的第一晶体管的源极节点的所述高电压与耦接至所述第一堆叠的末尾晶体管的漏极节点的所述输出节点之间的第一电阻性分压器，其中，所述第一电阻性分压器的连接所述多个串联连接的电阻器中的两个连续电阻器的电阻性节点以一对一关系耦接至所述第一堆叠的晶体管的公共源极-漏极节点，

所述第二偏置电路还包括多个串联连接的电阻器，该多个串联连接的电阻器被配置为在耦接至所述第二堆叠的第一晶体管的源极节点的所述参考电压与耦接至所述第二堆叠的末尾晶体管的漏极节点的所述输出节点之间的第二电阻性分压器，其中，所述第二电阻性分压器的连接所述多个串联连接的电阻器中的两个连续电阻器的电阻性节点以一对一关系耦接至所述第二堆叠的晶体管的公共源极-漏极节点。

2.根据权利要求1所述的HSHV驱动器，其中，所述HSHV驱动器在以下模式下操作：

导通模式，其中，所述HSHV驱动器的所述输出节点处的电压基本上等于所述高电压，以及

关断模式，其中，所述HSHV驱动器的所述输出节点处的所述电压基本上等于所述参考电压，

其中，在所述导通模式和所述关断模式之一下的操作基于至所述HSHV驱动器的所述输入信号的电压电平。

3.根据权利要求1所述的HSHV驱动器，其中，所述第一堆叠或所述第二堆叠包括数目等于或高于三个的经堆叠的晶体管。

4.根据权利要求1所述的HSHV驱动器，其中，所述第一类型是P型并且所述第二类型是N型。

5.根据权利要求2所述的HSHV驱动器，其中，在所述导通模式下，所述第一堆叠和所述第一偏置堆叠的所有晶体管均导通，并且所述第二堆叠和所述第二偏置堆叠的所有晶体管均关断，而在所述关断模式下，所述第一堆叠和所述第一偏置堆叠的所有晶体管均关断，并且所述第二堆叠和所述第二偏置堆叠的所有晶体管均导通。