[发明专利]面积高效的浮置场环终端

说明书

一种带有浮置场环终端的大功率半导体器件（1）包括晶片（W），其中多个浮置场环（10）被形成在毗连于晶片（W）的第一主侧表面（2）的边缘终端区（TR）中。至少在终端区（TR）中，浮置场环被形成在其中的漂移层（5）包括表面层（5a）和块体层（5b），其中表面层（5a）毗连于第一主侧表面（2）被形成以分隔块体层（5b）与第一主侧表面（2）并且具有平均掺杂浓度，其少于块体层（5b）的最小掺杂浓度的50%。漂移层（5）包括多个增强掺杂区（15），其中增强掺杂区（15）的每一个与浮置场环（10）的对应一个至少在该浮置场环（10）的横向侧上直接接触，横向侧面朝向有源区（AR）。相对低掺杂的表面层（5a）和增强掺杂区（15）增大从浮置场环（10）到浮置场环（10）的电场耦合，因此允许面积高效的终端结构。每个增强掺杂区延伸到与对应的浮置场环（10）的深度至少相同的深度。

技术领域

本发明涉及包括平面高电压边缘终端结构的大功率半导体器件，并且尤其涉及包括横向环绕晶片的有源区的终端区中的浮置（floating）场环（FFR）终端（还叫做保护环终端）的大功率半导体器件。

背景技术

半导体器件，尤其大功率半导体器件，要求高效边缘终端以避免在主接触的边缘处的电场集中导致在相对低的击穿电压VBR下击穿器件。通常的功率半导体器件（诸如引脚二极管或绝缘栅双极晶体管（IGBT））要求平面边缘终端的部件以便获得理想的一维二极管击穿电压的80至90%的范围中的击穿电压。

对于硅基器件，已知的平面边缘终端技术包含结终端扩展（JTE）、横向变掺杂（VLD）以及带有和没有场板扩展的浮置场环终端（FFR）。蚀刻和再填充的沟道也已被使用。碳化硅（SiC）并且特别是4H-SiC对于大功率半导体器件是有吸引力的材料，因为其临界电场是硅的临界电场的十倍。给定关于SiC处理技术的公知限制，对于在基于SiC的大功率半导体器件中形成平面边缘终端存在显著约束。例如，在平面结要通过注入而被形成在SiC中时结深度被限制在大约2µm。

浮置场环和结终端扩展是在基于4H-SiC的大功率器件中最通常使用的边缘终端技术。浮置场环终端结构具有的优点是，浮置场环的生成可以简单地被集成到制造过程中，因为浮置场环与主节同时被形成。相应地，可能的是，形成浮置场环而无需一定要增大掩膜的必需数量。另一方面，考虑到大量的因数影响在击穿电压和占据的晶片面积之间的最重要的权衡，高性能浮置场环终端的设计是非常有挑战的。此权衡被分界面捕获的电荷（技术影响）和被设计参数强烈影响，设计参数诸如浮置场环的横向宽度和深度或两个相邻浮置场环之间的距离。

浮置场环终端结构的目的是要通过允许耗尽区连续地延伸通过较低偏压浮置结来减轻器件主结的外部边缘处的场集中效应。为了高效，这些浮置场环之间的距离以及它们在横向方向中的宽度不得不被彻底地优化以获得电场的均匀分布。另外，浮置场环终端结构的效应对寄生表面电荷（其固有地在对于大功率半导体器件的制造过程期间由处理条件引起）的影响是非常敏感的。

浮置场环终端系统在使用中用于低和中电压组件（例如，600V到3.3 kV IGBT）。对于这些电压等级，适当击穿电压能以3至15个浮置场环被获得。对于甚至更高的电压，要求到达6至10 kV阻断能力的浮置场环的数量将达到30至50个，导致减少的晶片面积可用于有源区域。为了达到高电流操纵能力，有源区域应该尽可能大。因此，平面边缘终端结构的面积效率对于具有平面边缘终端结构的大功率半导体器件的电流操纵能力是极度重要的。由于大量要求的浮置环，这是特别关键的方面，尤其对于采用浮置场环结构的高电压器件。

在现有技术文档US 5 075 739 A中，描述有包括多个保护环的高电压平面边缘终端结构。为了增大保护环之间的穿通击穿电压，提供有形成在两个相邻保护环之前的分隔区中的增强区，所述增强区分别将这两个相邻保护环与彼此连接。增强区具有传导性类型，其与保护环的类型不同并且具有比保护环在其中形成的半导体衬底的掺杂浓度更高的掺杂浓度。增强区允许两个相邻保护环被布置成与彼此更接近并且由此改进面积效率。