[发明专利]具有减小的寄生效应的纳米线晶体管和用于制作这种晶体管的方法

说明书

提供了一种纳米线(130)晶体管，其包括具有用于使替代金属栅极(405)与寄生沟道绝缘的局部隔离区域(120)的阱注入以及在延伸区域中的氧化帽，其抑制寄生的栅极到源极和栅极到漏极电容。用于制作器件的方法包括形成交替的选择性可蚀刻的层(例如，Si和SiGe)的鳍；用蚀刻停止掺杂剂(碳)来掺杂这些层的(源极/漏极)延伸区域；执行针对一种材料的选择性蚀刻；以及选择性氧化对应于牺牲层的延伸区域(215)，由此形成氧化帽(125)。

相关申请的交叉引用

本申请要求2015年12月28日提交的美国专利申请No.14/980,850的权益。

技术领域

本申请涉及晶体管器件，并且更具体地涉及具有减小的寄生电容和沟道效应的纳米线器件。

背景技术

在先进的工艺节点中，传统的平面晶体管架构遭受诸如过度泄漏的许多问题。结果，在这些先进的节点中通常使用诸如鳍场效应晶体管(finFET)工艺的三维架构。finFET器件中的“鳍”包括半导体衬底上的三维条。因此鳍具有邻接衬底表面的下表面和在衬底表面上方伸出的三个其余表面。然后，将栅极沉积在鳍之上，使得栅极与鳍的这三个其余表面直接相邻。与之相对，在传统的平面结构中，栅极仅与沟道的一个表面直接相邻。因此，在finFET器件中可以更有效地切断沟道，从而减少漏电流并使先进的工艺节点成为可能。

尽管finFET因此是有利的，但是栅极不能直接控制邻近衬底表面的鳍表面。为了提供更好的栅极控制，已经开发了环绕栅极架构，其中鳍被转变成从衬底表面悬置的一个或多个纳米线。因此，可以将环绕栅极器件表示为纳米线器件或晶体管。为了开始形成纳米线晶体管，在半导体衬底中形成阱注入(well implant)。然后，晶圆厂在阱注入上交替沉积Si和SiGe层。然后蚀刻这些交替层以形成鳍。然后，晶圆厂在鳍周围沉积浅沟槽隔离氧化物填充物，接着形成伪栅极。在伪栅极形成之后，晶圆厂执行延伸注入、间隔物沉积、源极/漏极外延(epi)生长、结注入、层间电介质(ILD0)填充，然后去除伪栅极。随着伪栅极的去除，然后可以通过选择性地蚀刻鳍中的Si层或者选择性地蚀刻SiGe层来形成纳米线。如果SiGe层被去除，则所得到的纳米线是硅。相反，如果硅层被选择性地蚀刻，则纳米线是SiGe。然后可以在纳米线周围沉积栅极结构。

尽管得到的纳米线器件比可比的finFET器件具有更好的栅极控制，但是在栅极沉积之前穿过间隔物之间的窗口的硅锗(或硅)层的选择性蚀刻在间隔物之下产生底切。鉴于SiGe或Si层的底切，随后的栅极到源极和栅极到漏极寄生电容相对较高。此外，栅极下方的阱注入中的底部寄生沟道不能被很好地控制，因为不存在用于该底部寄生沟道的环绕栅极接触。因此，会导致不希望的泄漏电流。另外，在栅极和底部寄生沟道之间存在不希望有的寄生电容。

因此，本领域需要具有减小的寄生电容和减小的寄生沟道效应的改进的纳米线器件架构。

发明内容

为了提供纳米线器件中的寄生电容的改善的减小，局部隔离区域形成在阱注入中，其在替代金属栅极被充电时抑制寄生沟道的形成。另外，纳米线器件中的延伸区域被注入有抑制延伸区域中的第一半导体层的选择性蚀刻的蚀刻停止掺杂剂。蚀刻停止掺杂剂还使得延伸区域中的第一半导体层容易受到选择性氧化的影响，选择性氧化形成氧化帽以使替代金属栅极与漏极和源极区域绝缘。

附图说明

图1A示出了根据本公开的一个方面的纳米线晶体管的纵向截面。

图1B是沿虚线A:A截取的图1A的纳米线晶体管的横向截面。

图2是在选择性蚀刻过程之前的一对鳍的横向截面。

图3是在形成伪栅极、间隔物和延伸区域之后图2中的一个鳍的纵向截面。

图4是在选择性蚀刻工艺和在延伸区域中形成氧化帽之后的图3的鳍的纵向截面。