[发明专利]在使用块-原子执行模型的基于处理器的系统中重放部分执行的指令块

权利要求书

1.一种用于控制处理器中执行的指令块的执行重放的部分重放控制器，所述处理器使用块-原子执行模型，在所述块-原子执行模型中指令被分组成指令块，其中提交所述指令块中的所有指令，或者不提交所述指令中的任一指令，所述部分重放控制器包括：

检测电路，其经配置以响应于在由所述处理器执行所述指令块期间检测到与潜在架构状态修改相关联的指令或所述处理器中出现异常，将记录/重放状态设定为指令块的作用中状态，其中如果指令修改了所述处理器中的架构状态，则所述指令与潜在架构状态修改相关联，并且指令具有与所述指令块之外的功能或过程的交互；以及

记录/重放电路，其经配置以在响应于所述记录/重放状态为所述指令块的作用中状态而由所述处理器重新执行所述指令块期间：

检查记录/重放日志文件中对应于将在所述指令块中执行的下一加载/存储指令的输入状态，以确定是否为所述下一加载/存储指令记录先前产生的数据；

响应于所述先前产生的数据不记录在所述下一加载/存储指令的所述记录/重放日志文件中，将所述所执行的下一加载/存储指令的所产生数据记录在所述记录/重放日志文件中；以及

响应于所述先前产生的数据记录在所述下一加载/存储指令的所述记录/重放日志文件中，使用为所述下一加载/存储指令记录在所述记录/重放日志文件中的所述先前产生的数据执行所述下一加载/存储指令。

2.根据权利要求1所述的部分重放控制器，其中所述检测电路包括副作用检测电路，其经配置以：

在所述处理器所述执行所述指令块期间，检测所述指令块中的所述指令，包括具有潜在副作用的加载/存储指令；以及

响应于检测到包括具有所述潜在副作用的所述加载/存储指令的所述指令，将所述记录/重放状态设定为所述指令块的所述作用中状态。

3.根据权利要求1所述的部分重放控制器，其中所述检测电路包括副作用检测电路，其经配置以：

在所述处理器所述执行所述指令块期间，检测所述指令块中的所述指令，包括写入系统配置寄存器指令；以及

响应于检测到包括所述写入系统配置寄存器指令的所述指令，将所述记录/重放状态设定为所述指令块的所述作用中状态。

4.根据权利要求1所述的部分重放控制器，其中所述检测电路包括副作用检测电路，其经配置以：

在所述处理器所述执行所述指令块期间，检测所述指令块中的所述指令，包括具有预期异常的指令；以及

响应于检测到所述指令，包括具有所述预期异常的所述指令，将所述记录/重放状态设定为所述指令块的所述作用中状态；

其中具有所述预期异常的所述指令包括与观察点、断点、调试步骤点、或者导致静态块异常的操作相关联的指令。

5.根据权利要求4所述的部分重放控制器，其中具有所述预期异常的所述指令包括与导致静态块异常的操作相关联的指令，其中所述静态块异常包括由以下各项组成的群组：指令页面错误；无效块标头；以及无效指令编码。

6.根据权利要求1所述的部分重放控制器，其进一步经配置以：

确定是否已执行所述指令块中的所有指令；以及

响应于确定已执行所述指令块中的所有所述指令，通过所述指令块中的所述所执行指令来提交外部产生值。

7.根据权利要求1所述的部分重放控制器，其中所述记录/重放电路进一步经配置以将所述所执行的下一加载/存储指令的所述所产生数据的所述记录/重放状态记录在所述记录/重放日志文件中。

8.根据权利要求1所述的部分重放控制器，其中所述记录/重放电路进一步经配置以联合所述所执行的下一加载/存储指令的所述所产生数据，将所述所执行的下一加载/存储指令所寻址的虚拟地址记录在所述记录/重放日志文件中。

9.根据权利要求1所述的部分重放控制器，其中响应于所述记录/重放状态为所述指令块的闲置执行状态，所述检测电路经配置以在所述处理器执行所述指令块期间，检测所述指令块中与所述潜在架构状态修改相关联的所述指令。