[发明专利]用于步进加载的系统、设备和方法在审
| 申请号： | 201680069914.0 | 申请日： | 2016-12-29 |
| 公开（公告）号： | CN108292227A | 公开（公告）日： | 2018-07-17 |
| 发明（设计）人： | R.瓦伦丁;E.奥尔德-艾哈迈德-瓦尔;J.W.布兰特;M.J.查尼;A.贾;M.B.吉尔卡;B.L.托尔;E.V.斯图帕申科;S.Y.奥斯塔内维奇 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/345 | 分类号： | G06F9/345;G06F9/30 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 徐红燕;郑冀之 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 寄存器操作数 解码 数据元素 源存储器 指令 步进 加载 电路 解码器 地址操作数 连续存储器 打包数据 寄存器 字段 存储 | ||
1. 一种设备，包括：
用于对指令进行解码的解码器装置，其中所述指令包括起始源存储器地址操作数和起始目的地寄存器操作数的字段；和
执行装置，所述执行装置用于执行已解码的指令以从所述起始源存储器地址开始的连续存储器中提取定义的类型数量的数据元素，并且对于每种类型，将所提取的数据元素存储在以起始目的地寄存器操作数开始的专用于该类型的打包数据寄存器中。
2.根据权利要求1所述的设备，其中，所述指令包括指示所述定义的类型数量的操作码。
3.根据权利要求2所述的设备，其中，所述定义的类型数量是二、三和四。
4.根据权利要求1所述的设备，其中，所述定义的类型数量指示目的地打包数据寄存器的数量。
5.根据权利要求1-4中任一项所述的设备，其中，所述指令指示所述数据元素的大小。
6.根据权利要求1-5中任一项所述的设备，其中，所述指令包括写入掩码操作数。
7.根据权利要求7所述的设备，所述执行电路用于基于所述写入掩码操作数的值来存储所提取的数据元素。
8. 一种方法，包括：
对指令进行解码，其中所述指令包括起始源存储器地址操作数和起始目的地寄存器操作数的字段；和
执行已解码的指令以从所述起始源存储器地址开始的连续存储器中提取定义的类型数量的数据元素，并且对于每种类型，将所提取的数据元素存储在以起始目的地寄存器操作数开始的专用于该类型的打包数据寄存器中。
9.根据权利要求8所述的方法，其中，所述指令包括指示所述定义的类型数量的操作码。
10.根据权利要求9所述的方法，其中，所述定义的类型数量是二、三和四。
11.根据权利要求8所述的方法，其中，所述定义的类型数量指示目的地打包数据寄存器的数量。
12.根据权利要求8-11中任一项所述的方法，其中，所述指令指示所述数据元素的大小。
13.根据权利要求8-12中任一项所述的方法，其中，所述指令包括写入掩码操作数。
14.根据权利要求8-13中的任一项所述的方法，其中，所提取的数据元素的存储基于所述写入掩码操作数的值。
15. 一种存储指令的非暂时性机器可读介质，所述指令在被执行时使得处理器执行方法，所述方法包括：
对指令进行解码，其中所述指令包括起始源存储器地址操作数和起始目的地寄存器操作数的字段；和
执行已解码的指令以从所述起始源存储器地址开始的连续存储器中提取定义的类型数量的数据元素，并且对于每种类型，将所提取的数据元素存储在以起始目的地寄存器操作数开始的专用于该类型的打包数据寄存器中。
16. 一种设备，包括：
用于对指令进行解码的解码器，其中所述指令包括起始源存储器地址操作数和起始目的地寄存器操作数的字段；和
执行电路，所述执行电路用于执行已解码的指令以从所述起始源存储器地址开始的连续存储器中提取定义的类型数量的数据元素，并且对于每种类型，将所提取的数据元素存储在以起始目的地寄存器操作数开始的专用于该类型的打包数据寄存器中。
17.根据权利要求16所述的设备，其中，所述指令包括指示所述定义的类型数量的操作码。
18.根据权利要求17所述的设备，其中，所述定义的类型数量是二、三和四。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201680069914.0/1.html，转载请声明来源钻瓜专利网。
