[发明专利]用于族IIIA-N装置的非蚀刻性气体冷却外延堆叠

说明书

在所描述实例中，一种制造用于族IIIA‑N晶体管的外延堆叠的方法(100)包含在沉积系统的沉积腔室中在衬底上沉积(102)至少一个族IIIA‑N缓冲层。随后将至少一个族IIIA‑N顶盖层沉积(103)于第一族IIIA‑N缓冲层上。在从所述顶盖层沉积的沉积温度的冷却期间，供应到所述沉积腔室的气体混合物包含NH₃和至少一种其它气体。所述气体混合物在所述沉积腔室中提供相对于所述顶盖层为非蚀刻性的环境，以使得在所述顶盖层的表面处：(a)且(b)大于()2nm深的凹点的凹点密度小于()每平方μm 10个凹点，其中平均凹点直径小于()0.05μm。

技术领域

本公开涉及族IIIA-N(例如，GaN)场效应晶体管(FET)，且更具体地说涉及用于此类FET的缓冲层。

背景技术

氮化镓(GaN)为常用的族IIIA-N材料，其中族IIIA元素(例如Ga、硼、铝、铟和铊)有时也被称作族13元素。GaN为具有纤维锌矿(Wurtzite)晶体结构的二元IIIA/V直接带隙半导体。其在室温下的3.4eV的相对较宽带隙(对比硅的1.1eV)使其具有用于光学电子、大功率装置和高频电子装置中的广泛多种应用的具体特性。

由于GaN和硅具有显著的热膨胀系数失配，因此缓冲层常用于硅衬底与GaN层之间以用于应变管理。此缓冲技术形成通常用于高电子迁移率晶体管(HEMT)(也被称作异质结构FET(HFET))或掺杂调变的FET(MODFET)装置的大部分硅上GaN(GaN-on-Si)的基础，所述掺杂调变的FET装置为场效应晶体管，并入有具有不同带隙的两种材料之间的接合点(即异质结)作为代替掺杂区域的沟道(对于MOSFET通常为此情况)。用于此类装置的一些缓冲布置使用超晶格结构或递变缓冲结构。

GaN顶盖层沉积在沉积至少一个缓冲层之后。常规的缓冲层和顶盖层沉积工艺在从其对应的沉积温度的冷却期间使用NH₃和H₂。H₂体积流率大体上为NH₃体积流率的若干倍。

发明内容

在所描述实例中，一种制造用于族IIIA-N晶体管的外延堆叠的方法包含在沉积系统的沉积腔室中在衬底上沉积至少一个族IIIA-N缓冲层。随后将至少一个族IIIA-N顶盖层沉积于第一族IIIA-N缓冲层上。在从所述顶盖层沉积的沉积温度的冷却期间，供应到所述沉积腔室的气体混合物包含NH₃和至少一种其它气体。所述气体混合物在所述沉积腔室中提供相对于所述顶盖层为非蚀刻性的环境，以使得在所述顶盖层的表面处：且(b)大于()2nm深的凹点的凹点密度小于()每平方μm 10个凹点，其中平均凹点直径小于()0.05μm。

附图说明

图1是根据实例实施例的制造包含用于功率族IIIA-N晶体管的至少一个低疵点密度顶盖层的外延层堆叠的实例方法中的步骤的流程图。

图2是根据实例实施例的包含在其上具有低疵点密度顶盖层的族IIIA-N缓冲层的实例装置堆叠的截面绘图。

图3A是根据实例实施例的外延层堆叠具有低疵点密度顶盖层的实例耗尽型高电子迁移率晶体管(HEMT)的截面视图。

图3B是根据实例实施例的外延层堆叠具有低疵点密度顶盖层的具有常闭栅极的实例增强型HEMT的截面视图。

图3C是包含均在缓冲堆叠上的相同低疵点密度顶盖层上的图3A中所示的耗尽型HEMT功率装置和图3B中所示的增强型HEMT的实例IC的截面视图。

具体实施方式

图式未必按比例绘制。在图式中，相同参考编号表示类似或等效元件。一些图解说明的动作或事件可与其它动作或事件以不同顺序和/或同时发生。此外，实施根据本说明书的方法可能不需要一些图解说明的动作或事件。