[发明专利]金属浮栅在非易失性存储器中的集成

说明书

本发明公开了一种非易失性存储器单元，所述非易失性存储器单元包括硅衬底、形成在所述硅衬底中的源极区和漏极区（其中所述衬底的沟道区被限定在所述源极区与所述漏极区之间）、设置在所述沟道区的第一部分上方并且与所述沟道区的第一部分绝缘的金属浮栅、设置在所述金属浮栅上方并且与所述金属浮栅绝缘的金属控制栅、设置在所述源极区上方并且与所述源极区绝缘的多晶硅擦除栅、以及设置在所述沟道区的第二部分上方并且与所述沟道区的第二部分绝缘的多晶硅字线栅。

相关专利申请

本专利申请要求2015年11月3日提交的美国临时专利申请No. 62/250,002的权益，并且该专利申请以引用方式并入本文。

技术领域

本发明涉及非易失性存储器单元以及它们的制造。

背景技术

非易失性存储器器件在本领域中是公知的。例如，美国专利7,868,375（出于所有目的以引用方式并入本文）公开了具有浮栅、选择栅、擦除栅和控制栅的存储器单元。这些导电栅由多晶硅形成。当此类存储器单元与逻辑器件形成在同一晶圆上时，需要降低该存储器单元的总高度，使得该存储器单元的高度更好地匹配该逻辑器件的较低高度（即，该存储器单元和它们的形成与该逻辑器件和它们的形成更加相容）。因此，不断努力缩小存储器堆叠的高度（其包括浮栅和控制栅）。然而，对这些多晶硅栅极的尺寸进行缩小可能是有问题的。例如，缩小多晶硅浮栅的厚度可以导致在编程和/或擦除操作期间电子通过浮栅并进入多晶硅层间电介质的弹道传输，从而引起可靠性问题。

发明内容

上述问题和需求通过一种非易失性存储器单元来处理，其包括硅衬底、形成在该硅衬底中的源极区和漏极区（其中该衬底的沟道区被限定在该源极区与该漏极区之间）、设置在该沟道区的第一部分上方并且与沟道区的第一部分绝缘的金属浮栅、设置在该金属浮栅上方并且与金属浮栅绝缘的金属控制栅、设置在该源极区上方并且与源极区绝缘的多晶硅擦除栅以及设置在该沟道区的第二部分上方并且与沟道区的第二部分绝缘的多晶硅字线栅。

一种形成非易失性存储单元的方法，包括：在硅衬底中形成源极区和漏极区，其中该衬底的沟道区限定在该源极区与该漏极区之间；在该衬底上形成第一绝缘层；在该第一绝缘层上和该沟道区的第一部分上方形成金属浮栅；在该金属浮栅上形成第二绝缘层；在该第二绝缘层上和该金属浮栅上方形成金属控制栅；在该源极区上方形成并且与源极区绝缘的多晶硅擦除栅；并且在该沟道区的第二部分上方形成并且与沟道区的第二部分绝缘的多晶硅字线栅。

通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。

附图说明

图1至图11为示出形成本发明的非易失性存储器单元的步骤的侧面剖视图。

具体实施方式

本发明提供以降低通过浮栅的弹道传输的方式缩小存储器单元高度的能力。图1示出了形成该存储器单元的工艺的开端。从硅衬底10开始，通过在衬底10上方形成氧化物层16以及在氧化物层16上方形成氮化物层18，从而在该衬底中形成隔离区12（其间限定有源区14）。除了保留暴露的隔离区12之外，使用光刻掩模步骤来覆盖具有光致抗蚀剂的结构，由此氧化物、氮化物和衬底硅被蚀刻以形成向下延伸到衬底10中的沟槽20。这些沟槽然后通过氧化物沉积和氧化物CMP（化学机械抛光）和氧化物退火而填充有氧化物22，如图1所示。这种形成STI（浅沟槽隔离）氧化物的隔离区的技术在本领域中是公知的，并且不会进一步讨论。