[发明专利]关闭关键执行路径的任务信令有效
| 申请号: | 201680060072.2 | 申请日: | 2016-09-14 |
| 公开(公告)号: | CN108139932B | 公开(公告)日: | 2021-08-24 |
| 发明(设计)人: | A·拉曼;P·蒙特西诺斯奥尔特戈 | 申请(专利权)人: | 高通股份有限公司 |
| 主分类号: | G06F9/48 | 分类号: | G06F9/48 |
| 代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 张立达;王英 |
| 地址: | 美国加*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 关闭 关键 执行 路径 任务 | ||
1.一种计算设备上的任务信令的方法,包括:
中断关键执行路径上的起始线程对任务的执行;
由所述起始线程创建至少一个并行任务;
由所述起始线程向中继线程发送用于指示创建了所述至少一个并行任务的起始信号;
在获取所述至少一个并行任务之前,恢复所述起始线程对所述任务的执行;以及
与对所述任务的所述执行并行地执行所述至少一个并行任务。
2.根据权利要求1所述的方法,还包括:
由所述中继线程接收所述起始信号;以及
当所述中继线程处于等待状态时,响应于接收到所述起始信号,将所述中继线程改变成活动状态。
3.根据权利要求2所述的方法,其中,所述起始信号是直接起始信号,并且其中,由所述中继线程接收所述起始信号包括:经由与所述起始线程的连接来接收所述直接起始信号。
4.根据权利要求2所述的方法,其中,所述起始信号是间接起始信号,所述方法还包括:
修改存储器设备的一个位置处的用于指示所述至少一个并行任务的所述创建的数据,其中,由所述中继线程接收所述起始信号包括:从所述存储器设备的所述位置获取所修改的数据。
5.根据权利要求2所述的方法,还包括:
向至少一个工作线程发送用于指示所述至少一个并行任务的所述创建的中继信号。
6.根据权利要求5所述的方法,还包括:
由所述至少一个工作线程接收所述中继信号;
当所述至少一个工作线程处于等待状态时,响应于接收到所述中继信号,将所述至少一个工作线程改变成活动状态;以及
由所述至少一个工作线程获取所述至少一个并行任务;
其中,与对所述任务的所述执行并行地执行所述至少一个并行任务包括:由所述至少一个工作线程与所述起始线程执行所述任务并行地执行所述至少一个并行任务。
7.根据权利要求2所述的方法,还包括:
判断所述中继线程是否保留另一个并行任务;
由所述中继线程获取所述另一个并行任务;以及
由所述中继线程与所述起始线程执行所述任务并行地执行所述另一个并行任务。
8.根据权利要求1所述的方法,还包括:
判断是否超过用于所述中继线程的状态改变门限;以及
响应于确定超过用于所述中继线程的所述状态改变门限,将所述中继线程的状态从活动状态改变成等待状态,或者从所述等待状态的一个级别改变成所述等待状态的更低级别。
9.一种计算设备,包括:
彼此之间通信连接的多个处理器核心,其中,所述多个处理器核心包括被配置为执行起始线程的第一处理器核心、被配置为执行中继线程的第二处理器核心、以及被配置为执行工作线程的第三处理器核心,并且其中,所述第一处理器核心配置有处理器可执行指令以执行包括以下的操作:
中断关键执行路径上的所述起始线程对任务的执行;
由所述起始线程创建至少一个并行任务;
由所述起始线程向所述中继线程发送用于指示创建了所述至少一个并行任务的起始信号;
在获取所述至少一个并行任务之前,恢复所述起始线程对所述任务的执行;以及
与对所述任务的所述执行并行地执行所述至少一个并行任务。
10.根据权利要求9所述的计算设备,其中,所述第二处理器核心配置有处理器可执行指令以执行包括以下的操作:
由所述中继线程接收所述起始信号;以及
当所述中继线程处于等待状态时,响应于接收到所述起始信号,将所述中继线程改变成活动状态。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680060072.2/1.html,转载请声明来源钻瓜专利网。





