[发明专利]用于对链路拆分进行去偏斜的方法、设备和系统

说明书

描述了用于在被去偏斜的数据流的多个通道群组之间进行去偏斜的系统、方法和设备。通过利用群组间同步的计数器集，能够对齐多个有区别和被去偏斜的通道群组。计数器提供了用来测量在多个流之间时钟中的时间delta（计数器差）的方式。通过使用此delta，能够停顿一个或多个流以将所述多个流对齐。在所述多个群组之间以某种方式传递计数器值，使得它们对齐以设置数据流标记。这些固定的标记和与标记的周期性有关的计数器的分解允许比较所述多个流和计算准确的时间delta的稳健方式。

相关申请交叉引用

本申请要求对在2015年9月26日提交的，标题为“METHODS, APPARATUSES, ANDSYSTEMS FOR DESKEWING LINK SPLITS”的美国非临时（实用）专利申请No.14/866,866的优先权权益，该申请通过引用以其整体被并入本文中。

技术领域

本公开关于计算系统，并且具体地（但不排他地）说，关于在不止一个芯片上对链路拆分进行去偏斜。

背景技术

数据流或通道群组能够经历时钟偏斜，由此使在通道之间在目标目的地的到达时间失去同步。能够使用各种技术对通道群组内的通道进行去偏斜。在其中不同芯片驻留在单个卡上（每个芯片具有异类的（disparate）通道群组）的情况下，不同通道群组也可经历时钟偏斜，使与单个卡上（或不止一个卡）上不同芯片关联的通道群组失去同步。

附图说明

图1图示了包含多核处理器的计算系统的框图的一实施例。

图2是根据本公开的实施例，用于对异类通道进行去偏斜的系统的示意框图。

图3是根据本公开的实施例的去偏斜逻辑的示意框图。

图4是根据本公开的实施例的存储逻辑的示意框图。

图5-A是根据本公开的实施例，用于对异类通道进行去偏斜的过程流程图。

图5-B是根据本公开的实施例，用于对异类通道进行去偏斜的过程流程图5-A的继续。

图6是图示了用于对异类通道群组进行去偏斜的逻辑的状态的状态图。

图7图示了包含互连架构的计算系统的一实施例。

图8图示了包含分层栈的互连架构的一实施例。

图9图示了要在互连架构内生成或接收的请求或分组的一实施例。

图10图示了用于互连架构的传送器和接收器对的一实施例。

图11图示了用于计算系统的框图的一实施例。

图12图示了用于处理器的框图的一实施例。

图13图示了用于包含处理器的计算系统的框图的另一实施例。

图14图示了用于包含多个处理器插槽的计算系统的块的一实施例。

图15图示了用于计算系统的框图的另一实施例。

图16图示了用于计算系统的框图的另一实施例。

具体实施方式