[发明专利]经双仿射映射的s-盒硬件加速器

权利要求书

1.一种用于执行密码操作的处理系统，包括：

存储器；

密码加速器模块，其操作地耦合到存储器，密码加速器模块用于通过执行以下来实现字节替代操作：

执行输入位序列的第一映射仿射变换以产生第一中间位序列，

执行第一中间位序列的逆变换以产生第二中间位序列，以及

执行第二中间位序列的第二映射仿射变换以产生输出位序列，

其中由通过将映射矩阵和第一变换矩阵相乘而产生的矩阵来表示第一映射仿射变换。

2.根据权利要求1所述的处理系统，其中第一变换矩阵与有限域的一对约减多项式相关联。

3.根据权利要求1所述的处理系统，其中输入位序列和输出位序列中的至少一个通过有限素域的元素来提供，并且其中映射矩阵表示从有限素域到有限素域的合成域的映射。

4.根据权利要求3所述的处理系统，其中通过GF(2⁸)伽罗瓦域来表示有限素域。

5.根据权利要求3所述的处理系统，其中通过GF(2⁴)²伽罗瓦域来表示合成域。

6.根据权利要求1所述的处理系统，其中由通过将映射矩阵和第二变换矩阵相乘而产生的矩阵来表示第二映射仿射变换。

7.根据权利要求1所述的处理系统，其中所述处理系统被采用来执行以下之一：SMS4加密操作或SMS4解密操作。

8.根据权利要求1所述的处理系统，其中所述处理系统实现为片上系统SoC。

9.一种用于执行密码操作的方法，包括：

由处理设备执行输入位序列的第一映射仿射变换以产生第一中间位序列；

执行第一中间位序列的逆变换以产生第二中间位序列；以及

执行第二中间位序列的第二映射仿射变换以产生输出位序列，

其中由通过将映射矩阵和第一变换矩阵相乘而产生的矩阵来表示第一映射仿射变换。

10.根据权利要求9所述的方法，其中第一变换矩阵与有限域的一对约减多项式相关联。

11.根据权利要求9所述的方法，其中输入位序列和输出位序列中的至少一个通过有限素域的元素来提供，并且其中映射矩阵表示从有限素域到有限素域的合成域的映射。

12.根据权利要求11所述的方法，其中通过GF(2⁸)伽罗瓦域来表示有限素域。

13.根据权利要求11所述的方法，其中通过GF(2⁴)²伽罗瓦域来表示合成域。

14.根据权利要求9所述的方法，还包括：

使用输出位序列来执行密码操作。

15.一种用于执行密码操作的装置，包括：

存储器；以及

耦合到存储器的处理系统，处理系统用于执行根据权利要求9-14中任一项所述的方法。

16.一种用于执行密码操作的装置，包括：

用于由处理设备执行输入位序列的第一映射仿射变换以产生第一中间位序列的部件；

用于执行第一中间位序列的逆变换以产生第二中间位序列的部件；以及

用于执行第二中间位序列的第二映射仿射变换以产生输出位序列的部件，

其中由通过将映射矩阵和第一变换矩阵相乘而产生的矩阵来表示第一映射仿射变换。

17.根据权利要求16所述的装置，其中第一变换矩阵与有限域的一对约减多项式相关联。