[发明专利]在基于块的数据流指令集架构(ISA)中配置粗粒度可配置阵列(CGRA)以用于数据流指令块执行

说明书

揭示在基于块的数据流指令集架构ISA中配置粗粒度可配置阵列CGRA以用于数据流指令块执行。在一个方面中，提供CGRA配置电路，其包括具有瓦片阵列的CGRA，所述瓦片中的每一个提供功能单元和开关。所述CGRA配置电路的指令解码电路将数据流指令块内的数据流指令映射到所述CGRA的所述瓦片中的一个。所述指令解码电路解码所述数据流指令，并且产生所述经映射瓦片的所述功能单元的功能控制配置，以提供所述数据流指令的功能性。所述指令解码电路另外产生沿着所述CGRA内的瓦片路径的开关的开关控制配置，使得所述经映射瓦片的所述功能单元的输出路由到对应于所述数据流指令的消费者指令的每一瓦片。

优先权主张

本申请案主张2015年9月22日申请的标题为“在基于块的数据流指令集架构(ISA)中配置粗粒度可配置阵列(CGRA)以用于数据流指令块执行(CONFIGURING COARSE-GRAINEDRECONFIGURABLE ARRAYS(CGRAs)FOR DATAFLOW INSTRUCTION BLOCK EXECUTION INBLOCK-BASED DATAFLOW INSTRUCTION SET ARCHITECTURES(ISAs))”的美国专利申请案第14/861,201号的优先权，其内容以全文引用的方式并入本文中。

技术领域

本发明的技术大体上涉及根据基于块的数据流指令集架构(ISA)在计算机处理器核心中的数据流指令块的执行。

背景技术

现代计算机处理器由执行操作和计算(例如加法、减法、乘法和/或逻辑操作)以用于执行计算机程序的功能单元组成。在常规计算机处理器中，连接这些功能单元的数据路径是由物理电路界定的，且因此是固定的。这使得计算机处理器能够以减小硬件灵活性的代价提供高性能。

用于组合常规计算机处理器的高性能与修改功能单元之间的数据流的能力的一个选择方案是粗粒度可配置阵列(CGRA)。CGRA是由通过可配置可扩展网络(例如作为非限制性实例，网状结构)互连的功能单元阵列组成的计算机处理结构。CGRA内的每一功能单元直接连接到其相邻单元，并且能够被配置成执行常规字级操作，例如加法、减法、乘法和/或逻辑操作。通过适当地配置每一功能单元和将其互连的网络，操作数值可由“生产者”功能单元产生并且路由到“消费者”功能单元。以此方式，CGRA可动态地被配置成复制不同类型的复合功能单元的功能性而不需要例如每指令提取、解码、寄存器读取和重命名以及调度等操作。因此，CGRA可表示用于在减小功率消耗和芯片面积的同时提供高处理性能的有吸引力的选择方案。

然而，CGRA的广泛采用由于缺少对提取CGRA配置并将其暴露给编译器和编程器的架构支持而受到阻碍。特定来说，常规基于块的数据流指令集架构(ISA)缺少使得程序能够检测CGRA的存在和配置的语法和语义能力。因此，已经编译以使用CGRA进行处理的程序不能够在不提供CGRA的计算机处理器上执行。此外，即使计算机处理器提供CGRA，CGRA的资源仍必须恰好匹配所述程序预期的配置以使得所述程序能够成功地执行。

发明内容