[发明专利]寄存器读取/写入排序

说明书

公开了用于使用硬件结构来控制基于块的处理器架构中的寄存器访问指令的执行的装置和方法，该硬件结构指示指令块中的寄存器访问指令的相对顺序。在所公开的技术的一个示例中，一种操作处理器的方法包括：至少部分地基于被编码在先前的指令块内的依赖性以及指示针对先前的指令块已经执行了哪些寄存器写入指令的所存储的数据来选择要执行的多个指令中的寄存器访问指令，并且执行所选择的指令。在一些示例中，使用写入掩码、读取掩码、寄存器写入向量寄存器或计数器中的一个或多个来确定寄存器读取/写入依赖性。基于编码的依赖性和经掩码的写入向量，下一指令块可以在其寄存器依赖性可用时发出。

背景技术

由于摩尔定律所预测的持续晶体管扩展，微处理器已经从晶体管数的持续增加、集成电路成本、制造资本、时钟频率、以及能量效率中受益，而相关的处理器指令集架构(ISA)却很小变化。然而在过去40年里，来自驱动半导体工业的光刻扩展实现的益处正在放缓或者甚至反转。精简指令集计算(RISC)架构已经成为处理器设计中的主导典范很多年。乱序超标量实现尚未在面积或性能方面展现出持续改进。因此，存在对于扩展性能改进的处理器ISA改进的充足机会。

发明内容

公开了用于配置、操作和编译用于包括显式数据图执行(EDGE)架构的基于块的处理器架构(BB-ISA)的代码的方法、装置和计算机可读存储设备。用于例如改进处理器性能和/或减少能量消耗的解决方案的所描述的技术和工具可以彼此分离地被实现，或者彼此以各种组合被实现。如下面将更充分地描述的，所描述的技术和工具可以在以下各项中被实现：数字信号处理器、微处理器、专用集成电路(ASIC)、软处理器(例如，使用可重新配置逻辑被实现在现场可编程门阵列(FPGA)中的处理器核)、可编程逻辑、或者其他适合的逻辑电路。如对于本领域的普通技术人员而言将容易地明显的，所公开的技术可以被实现在各种计算平台中，包括但不限于服务器、大型机、手机、智能电话、PDA、手持式设备、手持式计算机、PDA、触摸屏平板设备、平板计算机、可穿戴计算机、以及膝上型计算机。

在所公开技术的一个示例中，一种基于块的处理器被配置为基于硬件结构来控制寄存器访问指令(例如，寄存器读取和寄存器写入指令)的顺序，硬件结构存储指示寄存器访问指令的相对顺序的数据。在一些示例中，写入掩码在译码指令块时或从指令块头部直接读取时被生成并且存储在硬件结构中。在一些示例中，寄存器访问指令被编码有从其读取或向其写入的寄存器文件中的特定寄存器的标识符。在一些示例中，编译器或解释器将源码和/或目标码转换为用于基于块的处理器的可执行码，包括具有包括寄存器写入掩码数据的头部的指令块。

提供本发明内容以引入以在下文具体实施方式中进一步描述的简化形式的概念的选择。本发明内容不旨在标识要求保护的主题的关键特征或基本特征，其也不旨在用于限制要求保护的主题的范围。所公开的主题的前述和其他目标、特征以及优点将从参考附图进行的以下具体实施方式变得更加明显。

附图说明

图1图示了如可以在所公开的技术的一些示例中使用的基于块的处理器核。

图2图示了如可以在所公开的技术的一些示例中使用的基于块的处理器核。

图3图示了根据所公开的某些示例的多个指令块。

图4图示了如可以在所公开的技术的一些示例中使用的源代码和指令块的部分。

图5图示了如可以在所公开的技术的一些示例中使用的基于块的处理器头部和指令。

图6是图示了当指令块被映射、执行和退出时指派给指令块的多个状态的状态图。

图7图示了可以在所公开的技术的一些示例中使用的多个指令块和处理器核。

图8是概述可以在所公开的技术的某些示例中可被执行的将寄存器掩码数据与寄存器写入向量进行比较的示例方法的流程图。

图9图示了可以在所公开的技术的某些示例中使用的示例源码和汇编码。