[发明专利]使用空腔结构的晶片级封装(WLP)球型支撑

说明书

一种晶片级封装(WLP)中的集成电路器件，包括球栅阵列(BGA)球，这些BGA球利用填充有粘合剂的空腔来制造以获得改善的焊点可靠性。

公开领域

本文所描述的各个示例涉及集成电路器件，尤其涉及具有晶片级封装(WLP)球型支撑的集成电路器件。

背景

具有模拟组件(诸如电容器或电感器)的集成无源器件(IPD)在具有小形状因子的电子产品中实现。期望在具有小占用面积的集成电路封装(例如，晶片级封装(WLP))中制造集成无源器件(IPD)。IPD的封装面积的相当大的部分往往会由大电感器主导，大电感器减小了WLP中可用于球栅阵列(BGA)球的面积。由于WLP中可用于BGA球的相对小的面积，因此靠近WLP的管芯焊盘或凸块下金属化(UBM)区域的BGA球可呈现机械薄弱，从而不利地影响BGA球的焊点可靠性。因此，需要改善WLP中BGA球的焊点可靠性，特别是在封装中可用于BGA球的面积相对于总封装面积较小的情况下。

概述

本公开的各示例涉及集成电路器件以及制造这些集成电路器件的方法。

在一示例中，提供了一种集成电路器件，所述集成电路器件包括：封装；具有第一表面和第二表面的介电层，所述介电层的所述第一表面被布置在所述封装上，所述介电层具有从所述介电层的所述第二表面凹陷的多个空腔；被布置在所述介电层内的多个传导焊盘；被布置在所述传导焊盘上的多个导体，所述导体至少部分地分别由所述空腔与所述介电层分开；以及被布置在所述空腔中的粘合剂。

在另一示例中，提供了一种集成无源器件，所述集成无源器件包括：封装；具有第一表面和第二表面的介电层，所述介电层的所述第一表面被布置在所述封装上，所述介电层具有从所述介电层的所述第二表面凹陷的多个空腔；被布置在所述介电层内的多个传导焊盘，所述焊盘包括多个堆叠的重分布层(RDL)；被布置在所述传导焊盘上的多个导体，所述导体至少部分地分别由所述空腔与所述介电层分开；以及被布置在所述空腔中的粘合剂。

在又一示例中，提供了一种制造集成电路器件的方法，所述方法包括：提供封装；形成具有被布置在所述封装上的第一表面以及与所述第一表面相对的第二表面的介电层；形成从所述介电层的所述第二表面凹陷的多个空腔；在所述介电层内形成多个传导焊盘；在所述传导焊盘上形成多个导体；以及在所述空腔中提供粘合剂。

附图简述

给出附图以助益本公开的示例的描述，并且提供这些附图仅仅是为了解说各示例而非对其进行限制。

图1是集成电路器件的示例的截面视图。

图2是集成电路器件的另一示例的截面视图。

图3是图1或2的集成电路器件的底部平面视图。

图4A是解说如图1中所示的集成电路器件的示例的制造中的第一过程的示例的截面视图。

图4B是解说如图1中所示的集成电路器件的示例的制造中的第二过程的示例的截面视图。

图4C是解说如图1中所示的集成电路器件的示例的制造中的第三过程的示例的截面视图。

图4D是解说如图1中所示的集成电路器件的示例的制造中的第四过程的示例的截面视图。

图5A是解说如图2中所示的集成电路器件的示例的制造中的第一过程的示例的截面视图。

图5B是解说如图2中所示的集成电路器件的示例的制造中的第二过程的示例的截面视图。

图5C是解说如图2中所示的集成电路器件的示例的制造中的第三过程的示例的截面视图。

图6是解说制造集成电路器件的方法的示例的流程图。

详细描述