[发明专利]具有电源电流感测以确定编程状态的三维非易失性存储器

说明书

非易失性存储器系统包括多个非易失性存储器单元、执行存储器单元的编程的一个或多个控制电路、提供在存储器单元的编程操作期间使用的电源的电源线、以及电流测量电路。该电流测量电路感测电源线上的电流的指示。该一个或多个控制电路基于该电流的指示来确定存储器单元的编程是否成功。

背景技术

近来，已经提出使用有时被称为位成本可缩放(Bit Cost Scalable，BiCS)架构的三维(3D)堆叠存储器结构的超高密度存储设备。例如，3D NAND堆叠存储器设备可以由交替的导电层和介电层的阵列形成。在这些层中钻出存储器孔来定义许多存储器层。然后通过用合适的材料填充存储器孔来形成NAND串。直的NAND串(I-BiCS)在一个存储器孔中延伸，而管形或U形NAND串(P-BiCS)包括一对垂直列的存储器单元，其在两个存储器孔中延伸并且通过底部背栅(back gate)联接。存储器单元的控制栅极由导电层提供。然而，在操作这种存储器设备时呈现出各种挑战。

附图说明

类似编号的元素指代不同图中的共同组件。

图1A是3D堆叠式非易失性存储器的一部分的透视图。

图1B是包括图1A的3D堆叠式非易失性存储器的存储器系统的功能框图。

图1C和图1D显示了存储器阵列、源极线驱动器和位线驱动器的定位。

图1E是感测块的框图。

图2是3D堆叠式非易失性存储器的一部分的透视图。

图3是3D堆叠式非易失性存储器的一部分的侧视图。

图4是3D堆叠式非易失性存储器的列的横截面和透视图。

图5是3D存储器阵列的框图。

图6是3D堆叠式非易失性存储器的一层的顶视图。

图7是3D堆叠式非易失性存储器的一部分的侧视图。

图8描绘了表示数据状态的一组阈值电压分布。

图9A-9E描绘了编程处理。

图10是描述用于编程的处理的一个实施例的流程图。

图11是标识施加到各个源极线和位线的各种电压的表格。

图12是标识施加到字线和选择栅极线的各种电压的表格。

图13描绘了在编程处理期间施加到所选字线的电压。

图14是描述用于验证的处理的一个实施例的流程图。

图15是描述用于读取的处理的一个实施例的流程图。

图16是在编程和编程的验证的一个实施例期间使用的电压的表格。

图17A描绘了阈值电压以及编程首先编程高状态的多遍编程处理的第一遍。

图17B描绘阈值电压以及编程首先编程高状态的多遍编程处理的第二遍。

图18是用于首先编程高状态的多遍编程处理的第一遍的电压的表格。

图19是用于首先编程高状态的多遍编程处理的第二遍的电压的表格。

图20是存储器裸芯上的部件的子集的一个实施例的框图。

图21是描述用于确定是否已经成功编程了足够的存储器单元以便编程处理完成的处理的一个实施例的流程图。

图22是描述用于测量电流的处理的一个实施例的流程图。

图23是描述对于编程迭代基于测量的电流来确定编程处理是否成功完成的处理的一个实施例的流程图。