[发明专利]写入无效

说明书

公开了用于使在无效指令的目标字段中标识的一个或多个寄存器无效的装置和方法。在所公开的技术的一些示例中，一种装置可以包括存储器和一个或多个基于块的处理器核，其被配置为对多个指令块进行取指和执行。所述核之一可以包括控制单元，其至少部分地基于接收无效指令被配置为基于所述无效指令的目标字段，获得多个寄存器中的至少一个的寄存器标识。使与寄存器标识相关联的至少一个寄存器的写入无效。无效指令在多个指令块中的第一指令块中。基于至少一个寄存器的无效写入，执行来自不同的第二指令块的后续指令。

背景技术

由于摩尔定律所预测的持续的晶体管扩展，微处理器已经从晶体管数的持续增加、集成电路成本、制造资本、时钟频率、以及能量效率中收益，而相关的处理器指令集架构(ISA)却很小变化。然而，从在过去40年里驱动半导体工业的光刻扩展实现的益处正在放缓或者甚至反转。精简指令集计算(RISC)架构已经成为处理器设计中的主导典范很多年。乱序超标量实现尚未在面积或性能方面展现出持续改进。因此，存在对于扩展性能改进的处理器ISA改进的足够机会。

发明内容

公开了用于配置、操作并且编译用于基于块的处理器架构(BB-ISA)(包括显式数据图形执行(EDGE)架构)的方法、装置和计算机可读存储设备。例如改进处理器性能和/或减少能量消耗的方案的所描述的技术和工具可以彼此分离地或者组合实现。如下面将更充分地描述的，所描述的技术和工具可以被实现在以下各项中：数字信号处理器、微处理器、专用集成电路(ASIC)、软处理器(例如，使用可重新配置逻辑被实现在现场可编程门阵列(FPGA)中的微处理器核)、可编程逻辑、或者其他适合的逻辑电路。如对于本领域的普通技术人员而言将容易地明显的，所公开的技术可以被实现在各种计算平台中，包括但不限于服务器、大型机、手机、智能电话、PDA、手持式设备、手持式计算机、PDA、触摸屏平板设备、平板计算机、可穿戴计算机、以及膝上型计算机。

在所公开的技术的一个示例中，基于块的处理器被配置为基于存储指示寄存器写指令的相对排序和/或当与断言的指令相关联的条件被满足(或者未满足)时将执行的寄存器写指令(例如，将结果写入到寄存器的Add指令)的总数的数据的硬件结构，执行指令块内的至少一个断言的指令。如在此所使用的，术语“断言的指令”指代取决于(或者被断言)条件(或者断言)满足(即，条件是真(Ture))或者未满足(即，条件是假(False))。基于相关联的条件(或者断言)是真(True)还是假(False)，断言的指令可以具有两个分离的执行路径。在块产生所有其输出(即，寄存器写入、存储器存储和至少一个分支指令)时，可以提交指令块(即，其完成并且后续块可以被执行)。参考指令块中的断言的指令，写入到寄存器的指令可以被定位在断言的指令的断言的执行路径中。然而，由于仅断言的执行路径之一将被执行(基于指令条件是否被满足)，因而处于非执行断言路径中的寄存器写指令(例如，Add指令)必须在当前地执行的断言路径中无效以便解释所有寄存器写并且提交断言的指令。备选地，非执行路径中的指令写入到的寄存器可以无效以便解释所有寄存器写入并且提交断言的指令。

在一些示例中，编译器可以生成至少一个无效指令，其可以被用于使在断言的指令的非执行断言路径中出现的寄存器写指令无效，或者使写指令被写入到的寄存器无效。更特别地，无效指令可以使用例如寄存器掩码指定目标字段中的寄存器。无效指令的目标字段中的寄存器掩码可以被用于使对应的寄存器无效，好像写入到该寄存器的寄存器写指令已经被执行。在一些示例中，无效指令可以包括至少一个移位比特和其目标字段中的寄存器掩码，使得寄存器的范围(例如，16位寄存器掩码和2移位比特可以覆盖64个寄存器)。在一些示例中，无效指令可以包括两个目标字段，每个目标字段指派必须无效的寄存器。在一些示例中，取代标识寄存器，目标字段可以标识必须无效的寄存器写指令(例如，Add指令)的指令数。在一些示例中，取代生成无效指令，基于块的处理器可以检测在断言的指令的非执行臂中出现的寄存器写指令，并且可以继续执行断言的指令的剩余臂，好像非执行臂中的寄存器写指令已经执行。在一些示例中，处理器可以使用计数器(例如，寄存器写指令计数或者RWIC)，并且寄存器写指令或者指令写入到的寄存器可以通过使计数器增量来无效(并且在计数器到达用于指令块的存储器访问指令的总数时，提交指令块)。