[发明专利]用于芯片间和芯片内节点通信的统一系统和方法

说明书

公开了用于芯片间和芯片内节点通信的统一系统和方法。在一个方面，提供了在计算设备内连接这些芯片中的每一者的单个统一低速总线。这些芯片通过物理层接口及相关联的网关来耦合到该总线。该网关包括存储概述接口织构中每个节点的状态的状态表的存储器。随着节点经历状态变化，这些节点向相关联的本地网关提供更新。这些本地网关随后使用侦察消息来向远程网关通报与状态变化相关的信息。当第一节点正在准备给第二节点的信号时，第一节点检查相关联的本地网关处的状态表来确定第二节点的当前状态。基于第二节点的状态，第一节点可以发送该消息或采取其他恰适的动作。

优先权申请

本申请要求于2015年9月10日提交的题为“UNIFIED SYSTEMS AND METHODS FORINTERCHIP AND INTRACHIP NODE COMMUNICATION(用于芯片间和芯片内节点通信的统一系统和方法)”的美国专利申请序列号14/850,104的优先权，该申请通过援引全部纳入于此。

背景

I.公开领域

本公开的技术一般涉及用于促成计算设备内的节点之间的通信的结构和方法。

II.背景

计算设备在当代社会已变得普遍。计算设备的盛行部分地是通过在此类计算设备上启用的不断增加的大批功能来推动的。增加的功能性通过更快的处理器、更大更快的存储器元件、以及包括配置成执行特定任务的专门的集成电路(IC)来实现。历史上，随着新功能或新IC被添加到计算设备，总线被用来允许与该新功能相关联的(诸)节点与该计算设备的其他节点进行通信。该总线可遵循现有低速标准(诸如通用异步接收机/发射机(UART)、集成电路间(I2C)、串行外围接口(SPI))、或现有高速标准(诸如外围组件互连(PCI)、快速PCI(PCIe)、通用串行总线(USB))等的规则。

虽然现有标准适于某些特定的预期目的，但是根据不同标准工作的总线的激增使得设备设计变得困难，因为每个总线的导电元件必须按遵循特定设计准则的方式来布线和/或遵循电磁干扰(EMI)发射限制或电磁兼容性(EMC)标准(例如，诸如由联邦通信委员会(FCC)颁布的那些标准)。在使用多个各种协议时，还可能需要支持不同协议之间的协议转换。此类转换要求增添了IC的复杂度。根据由不同标准设定的不同休眠/苏醒规则工作的节点可能使各节点之间的通信进一步复杂化。可在每条总线上发送时钟信号，这可能增加遵循EMI发射限制或EMC标准上的困难。再进一步，如果IC被耦合到多个总线，则该IC可能具有不同接口，其中每个耦合一个接口。此类接口在计算设备内可能是重复的，消耗IC内的空间，并且使计算设备的设计变得困难。即使当总线在IC内部(例如，片上系统网络(SNOC))时，也可能要求多个物理层和协议层，这些层中的每一者都增添了设计复杂度。

即使设计者能够协调在计算设备中包括各种总线的竞争要求，设计者仍面临着协调芯片内通信与芯片间通信的困难。即使设计者能够解决路由芯片内和芯片间通信两者的问题以及控制EMI的问题，确保各种元件苏醒以接收通信的问题仍然存在。相应地，仍然存在对允许单个IC内的节点之间以及分开的IC上的各节点之间的可靠通信的一致的节点到节点通信系统的需求。

公开概述