[发明专利]碳化硅外延基板及碳化硅半导体装置

说明书

本发明涉及碳化硅外延基板及碳化硅半导体装置。碳化硅外延基板(51)具备：一导电型的碳化硅单晶基板(10)、上述一导电型的第1碳化硅层(21)、上述一导电型的第2碳化硅层(22)、和上述一导电型的第3碳化硅层(23)。碳化硅单晶基板(10)具备第1杂质浓度。第1碳化硅层(21)在碳化硅单晶基板(10)上方设置，具有比第1杂质浓度低的第2杂质浓度。第2碳化硅层(22)在第1碳化硅层(21)上方设置，具有比第1杂质浓度高的第3杂质浓度。第3碳化硅层(23)在第2碳化硅层(22)上方设置，具有比第2杂质浓度低的第4杂质浓度。

技术领域

本发明涉及碳化硅外延基板及碳化硅半导体装置。

背景技术

碳化硅单晶具有大的绝缘破坏电场强度及高的热导率等优异的物性。因此，就代替以往作为半导体材料而广泛地使用的硅而使用碳化硅的半导体装置、即碳化硅半导体装置而言,作为高性能的半导体装置、特别是功率器件，受到期待。在碳化硅中，即使是同一化学式，也存在结晶结构不同的结晶多型(所谓的2H、3C、4H、6H、8H、15R型等)。这些中，4H型的碳化硅适于处理大电压这样的功率器件的用途。其中，“H”表示结晶多型为六方晶系(Hexagonal)，“4”表示为由Si(硅)和C(碳)构成的2原子层层叠4次的单元结构。4H型的碳化硅特别是具有作为适合功率器件的基板的材料的优点。具体地，其带隙大到3.26eV，另外，在与c轴平行的方向和垂直的方向上的电子迁移率的各向异性小。

就碳化硅单晶基板而言,一般采用通过使含有Si及C的原料在坩埚内升华而进行种晶上的结晶生长的手法(升华再结晶法)来制造。为了以高成品率由1个基板得到尽可能多的碳化硅半导体装置，要求碳化硅单晶基板的整体为具有单一的结晶多型的均一的结晶。为了在满足这样的必要条件、并提高生产率，一直努力使基板的尺寸变大。已市售的基板的直径以往为100mm(4英寸)以下，但现在已增大至150mm(6英寸)。

在碳化硅半导体装置的制造中，使用具有碳化硅单晶基板和在其上方通过外延生长所设置的碳化硅层的碳化硅外延基板。就外延生长而言，典型地采用使用有含有Si原子及C原子的原料气体的化学气相沉积(CVD)法来进行。外延层的至少一部分作为形成半导体元件结构的活性层来使用。通过调整活性层的杂质浓度及厚度，调整半导体装置的耐电压及元件电阻。具体地，活性层中的杂质浓度越低，另外，活性层的厚度越大，则得到越具有高的耐电压的半导体装置。

就市售的碳化硅单晶基板而言，与硅单晶基板等相比，高密度地具有结晶缺陷。就结晶缺陷而言，由于在外延生长时从单晶基板向外延生长层(即至活性层)传播，可对碳化硅半导体装置的动作产生不良影响。作为碳化硅的代表性的结晶缺陷，可列举出贯穿螺旋位错、贯穿刃型位错、基底面位错、层叠缺陷等。基底面位错分解为2个部分位错，在它们之间伴有层叠缺陷。该层叠缺陷在将pin二极管等双极器件在正向上通电时，捕集注入的载流子的同时使其面积扩大。已知因此引起器件的正向电压下降的增大(例如，参照非专利文献1：JOURNAL OF APPLIED PHYSICS 99，011101(2006))。以下将该现象称为“通电劣化”。另外，本说明书内的“基底面位错”的表示包括上述“2个部分位错”的含义。

已知：在表面具有从(0001)面倾斜几度的面的碳化硅基板中的基底面位错的许多在利用CVD法的外延生长时转换为对器件的影响程度更低的贯穿刃型位错。由于抑制上述的通电劣化，因此为了使基板中的基底面位错在外延生长时进行贯穿刃型位错转换的比例(转换率)提高，进行了各种的搭配。