[发明专利]可编程逻辑IC的块存储器布局和体系架构及其操作方法

说明书

一种包括可编程/可配置逻辑电路系统的集成电路，包括布置成阵列的多个逻辑瓦片，其中每个逻辑瓦片包括经由多路复用器连接在互连网络中的逻辑电路系统和I/O。第一逻辑瓦片包括(i)形成可编程/可配置逻辑电路系统的外围的至少一部分的周边的第一部分，以及(ii)在这样的电路系统的外围的内部的周边的第二部分，其中存储器I/O布置在第一逻辑瓦片的周边的第二部分上。第二逻辑瓦片包括在可编程/可配置逻辑电路系统的外围的内部并且与第一逻辑瓦片的周边相对的周边的第二部分。位于第一逻辑瓦片的周边的第二部分和第二逻辑瓦片的周边的第二部分之间的一个或多个存储器阵列耦合到至少第一逻辑瓦片的存储器I/O。

相关申请

本非临时申请要求于2015年9月1日提交的标题为“Block Memory Layout andArchitecture for Programmable Logic IC，and Method of Operating Same”的美国临时申请号62/213,080的优先权，通过引用将该申请整体结合进本文。

技术领域

本发明针对集成电路及其布局/体系架构。在一个方面，本发明针对集成电路及其布局/体系架构，包括具有多个逻辑瓦片(tile)和块存储器(例如，动态和/或静态随机存取存储器单元块或阵列(诸如DRAM、SRAM、闪存、EPROM、EEPROM和/或MRAM)；值得注意的是，所有存储器类型及其组合旨在在本发明的范围内被调用)的可编程或可配置逻辑电路系统(circuitry)。在一个实施例中，一个或多块个存储器的阵列被布置在集成电路的可编程/可配置逻辑电路系统的逻辑瓦片阵列的连续的逻辑瓦片之间和/或与集成电路的可编程/可配置逻辑电路系统的逻辑瓦片阵列的一个或多个逻辑瓦片相邻。值得注意的是，集成电路可以是例如处理器、控制器、状态机、门阵列、可编程门阵列(PGA)、现场可编程门阵列(FPGA)以及片上系统(SOC)，并且集成电路的布局/体系架构可以在其中实现。例如，在一个实施例中，在处理器、控制器、状态机、门阵列、PGA、FPGA和SOC的可编程或可配置逻辑电路系统中采用本发明的逻辑瓦片和块存储器布局/体系架构(其中块存储器的一个或多个阵列被布置在连续的逻辑瓦片之间和/或与逻辑瓦片阵列中的一个或多个逻辑瓦片相邻地定位)。

背景技术

简而言之，FPGA是可以由用户、客户和/或设计者在制造之前和/或制造之后进行配置和/或重新配置(在下文中，除非另有说明，否则统称为“配置”等(例如，“配置(configure)”、“配置为(configuring)”和“可配置”))的集成电路。除了其它部件外，FPGA还包括具有可编程逻辑部件的多个瓦片(通常称为“可配置逻辑块”(CLB)、“逻辑阵列块”(LAB)或“逻辑瓦片”—本文中统称为“逻辑瓦片”)以及促进该多个逻辑瓦片之间的通信的可配置的互连件的网络。(参见图1A)。

每个逻辑瓦片通常包括数千个晶体管，这些晶体管通常被组织为逻辑和I/O–例如，多个(i)逻辑块，以执行组合性的功能和/或顺序性功能，每个逻辑块包括一个或多个多路复用器或开关，其中该多路复用器或开关可以被布置在互连网络的多个开关矩阵或开关矩阵级中，以在例如集成电路的正常操作中或在集成电路的正常操作期间(基于一个或多个逻辑块的那个当前配置)执行逻辑操作，以及(ii)I/O(I/O引脚和相关联的I/O电路系统或I/O块)–例如，被布置在逻辑瓦片的外围(periphery)、周边(perimeter)或边缘(edge)上的I/O引脚，以及与这样的I/O引脚相关联的I/O电路系统或I/O块，以促进逻辑瓦片的电路系统与可编程/可配置逻辑电路系统外部的电路系统之间的互连。(参见图1B和图1C)。逻辑瓦片的每个逻辑块的晶体管可以被配置为执行组合性功能和/或顺序性功能(简单功能和/或复杂功能)。值得注意的是，I/O(I/O引脚和相关联的I/O电路系统/块)通常沿着逻辑瓦片的整个周边或边界(border)散布–例如，在逻辑瓦片具有正方形或矩形形状的那些情况下，I/O在所有四条边上散布。(例如参见图1C)。值得注意的是，I/O引脚是信号的进入/离开逻辑瓦片的物理点；信号的进入/离开逻辑瓦片的所有物理形式旨在落入本发明的范围内(例如，集成电路中的/集成电路的导体或金属布线)。

发明内容