[发明专利]新型分数锁相环（PLL）架构

权利要求书

1.一种频率划分器，包括：

形成划分器链的多个级联的划分器级，其中所述划分器级中的每个划分器级被配置为接收一个或多个相应的控制位并且基于所述一个或多个相应的控制位来设置所述划分器级的划分器值，并且其中所述多个级联的划分器级被配置为将模信号从所述划分器级中的最后划分器级向所述划分器级中的第一划分器级沿所述划分器链向上传播，并且所述划分器级中的每个划分器级被配置为当所述模信号传播出所述划分器级时输出相应的本地负载信号；以及

耦合到所述多个划分器级的扩展设备，其中针对所述划分器级中的每个划分器级，所述扩展设备被配置为从所述划分器级接收所述相应的本地负载信号，并且基于所述相应的本地负载信号向所述划分器级输入用于所述划分器级的所述一个或多个相应的控制位。

2.根据权利要求1所述的频率划分器，其中针对所述划分器级中的每个划分器级，所述扩展设备被配置为在所述相应的本地负载信号的边沿向所述划分器级输入用于所述划分器级的所述一个或多个相应的控制位。

3.根据权利要求2所述的频率划分器，其中所述相应的本地负载信号的所述边沿是所述相应的本地负载信号的上升沿。

4.根据权利要求1所述的频率划分器，其中所述扩展设备包括多个负载设备，所述负载设备中的每个负载设备对应于所述划分器级中的相应的划分器级，并且所述负载设备中的每个负载设备包括：

逻辑电路，被配置为生成用于所述相应的划分器级的所述一个或多个相应的控制位；以及

触发器，被配置为从所述相应的逻辑电路接收所述一个或多个相应的控制位，从所述相应的划分器级接收所述相应的本地负载信号，并且在所述相应的本地负载信号的边沿向所述相应的划分器级输出所述一个或多个相应的控制位。

5.根据权利要求4所述的频率划分器，其中所述相应的本地负载信号的所述边沿是所述相应的本地负载信号的上升沿。

6.根据权利要求1所述的频率划分器，其中所述扩展设备被配置为从Δ-Σ调制器接收多个控制位，并且将所述多个控制位转换成用于所述划分器级的所述相应的控制位。

7.根据权利要求1所述的频率划分器，其中所述划分器级中的至少一个划分器级是1/2/3划分器级，并且所述相应的一个或多个控制位包括相应的编程位和相应的划分位。

8.根据权利要求7所述的频率划分器，其中所述1/2/3划分器级被配置为：如果所述相应的划分位具有第一逻辑状态，则将所述相应的划分器值设置为一，并且如果所述划分位具有第二逻辑状态，则至少部分地取决于所述相应的编程位的逻辑状态，将所述相应的划分器值设置为二或三。

9.根据权利要求1所述的频率划分器，进一步包括输出锁存器，所述输出锁存器被配置为从所述划分器级中的一个划分器级的模输出接收所述模信号，接收所述频率划分器的输入信号，并且利用接收的所述输入信号对接收的所述模信号重新定时以生成所述频率划分器的输出信号。

10.根据权利要求9所述的频率划分器，其中所述输出锁存器被配置为将接收的所述模信号的边沿与接收的所述输入信号的边沿对准。

11.一种频率划分器，包括：

形成划分器链的多个级联的划分器级，其中所述多个级联的划分器级被配置为接收设置所述多个级联的划分器级的除数的多个控制位，将输入信号的频率除以所述除数，并且将模信号从所述划分器级中的最后划分器级向所述划分器级中的第一划分器级沿所述划分器链向上传播；以及

输出锁存器，被配置为从所述划分器级中的一个划分器级的模输出接收所述模信号，接收所述输入信号，并且利用接收的所述输入信号对接收的所述模信号重新定时以生成所述频率划分器的输出信号。

12.根据权利要求11所述的频率划分器，其中所述输出锁存器被配置为：将接收的所述模信号的边沿与接收的所述输入信号的边沿对准。

13.根据权利要求12所述的频率划分器，其中接收的所述模信号在划分器周期期间包括单个脉冲，所述划分器周期近似等于所述输入信号的周期乘以所述多个级联的划分器级的所述除数。

14.根据权利要求11所述的频率划分器，其中所述多个级联的划分器级被配置为：将所述输入信号从所述划分器级中的第一划分器级向所述划分器级中的最后划分器级沿所述划分器链向下传播。