[发明专利]频移键控解码的方法及解码器

权利要求书

1.一种频移键控FSK解码的方法，包括：

从接收到的经FSK编码的信号（101）和系统时钟生成脉冲波形；

从所述脉冲波形和所述系统时钟生成多个时钟，包括制定用于所述FSK编码的信号的逻辑“0”电平的频率的第一时钟和第二时钟，以及制定用于所述FSK编码的信号的逻辑“1”电平的频率的第三时钟和第四时钟；

从所述多个时钟生成至少四个频率包络，包括逻辑“0”包络、逻辑“1”包络、低于所述逻辑“0”包络的下频率包络，以及高于所述逻辑“1”包络的上频率包络；

将所述脉冲波形与所述四个频率包络进行比较；以及

如果所述脉冲波形重叠所述逻辑“0”包络则输出所述逻辑“0”的经解码的输出（130），如果所述脉冲波形重叠所述逻辑“1”包络则输出所述逻辑“1”的经解码的输出（130），以及如果所述脉冲波形不重叠所述逻辑“0”包络或不重叠所述逻辑“1”包络则输出之前输出状态的经解码的输出（130）。

2.根据权利要求1所述的方法，还包括在所述生成所述脉冲波形之前对所述FSK编码的信号（101）进行信号调节和信号成形。

3.根据权利要求2所述的方法，其中施密特触发器用于所述信号成形，所述信号成形包括噪声的移除。

4.根据权利要求1所述的方法，其中所述方法中的所有步骤都在数字域中执行。

5.根据权利要求4所述的方法，其中所述方法由具有相关联存储器的处理器来实现。

6.根据权利要求1所述的方法，其中所述第一时钟和所述第二时钟处于低于所述FSK编码的信号（101）的载波频率的频率，并且其中所述第三时钟和所述第四时钟处于高于所述FSK编码的信号的所述载波频率的频率。

7.一种频移键控FSK解码器（100），包括：

上升沿检测器RED（110），用于从接收到的经FSK编码的信号（101）和系统时钟生成脉冲波形；

时钟生成器（115），用于从所述脉冲波形和所述系统时钟生成多个时钟，包括制定用于所述FSK编码的信号的逻辑“0”电平的频率的第一时钟和第二时钟，以及制定用于所述FSK编码的信号的逻辑“1”电平的频率的第三时钟和第四时钟；

包络生成器（120），用于从所述多个时钟生成至少四个频率包络，包括逻辑“0”包络、逻辑“1”包络、低于所述逻辑“0”包络的下频率包络，以及高于所述逻辑“1”包络的上频率包络；以及

比较器（125），用于将所述脉冲波形与所述四个频率包络进行比较并提供经解码的输出（130），如果所述脉冲波形重叠所述逻辑“0”包络则所述经解码的输出是所述逻辑“0”，如果所述脉冲波形重叠所述逻辑“1”包络则所述经解码的输出是所述逻辑“1”，以及如果所述脉冲波形不重叠所述逻辑“0”包络或不重叠所述逻辑“1”包络则所述经解码的输出是之前输出状态。

8.根据权利要求7所述的FSK解码器，还包括施密特触发器和信号调节块（波成形器）（105），用于在所述生成所述脉冲波形之前对所述FSK编码的信号进行信号调节和信号成形。

9.根据权利要求7所述的FSK解码器，其中所述RED、所述时钟生成器（115）、所述包络生成器（120）和所述比较器都包括由具有相关联存储器的处理器实现的数字电路。

10.根据权利要求7所述的FSK解码器，其中所述RED在所述FSK编码的信号（101）的每个“上升沿”处输出所述脉冲波形，所述脉冲波形具有所述系统时钟的脉宽。

11.根据权利要求7所述的FSK解码器，其中所述系统时钟还耦合到所述包络生成器的输入和耦合到所述比较器的输入。

12.根据权利要求7所述的FSK解码器，其中所述第一时钟和所述第二时钟处于低于所述FSK编码的信号的载波频率的频率，并且其中所述第三时钟和所述第四时钟处于高于所述FSK编码的信号的所述载波频率的频率。