[发明专利]根据性能度量的指令块分配

说明书

公开了用于节制基于块的处理器架构中的处理器操作的装置和方法。在所公开的技术的一个示例中，基于块的指令集架构处理器包括被配置为提取和执行指令块的序列的多个处理内核。每个处理内核包括用于执行由指令块指定的操作的功能资源。处理器还包括被配置为分配功能资源用于执行操作的内核调度器。功能资源至少部分地基于性能度量被分配用于执行指令块。性能度量可以动态地或静态地基于分支预测准确度、能量使用容限和其他合适的度量而被生成。

背景技术

由于摩尔定律所预测的晶体管规模变化继续，微处理器已经从晶体管数、集成电路成本、制造资本、时钟频率和能量效率的持续增益中受益，其中在相关联的处理器指令集架构(ISA)上变化很少。然而，过去40年来推动半导体产业发展的光刻缩放带来的益处正在放缓甚至扭转。多年来，精简指令集计算(RISC)架构一直是处理器设计的主要范例。无序超标量实现在面积或性能方面没有表现出持续改进。因此，在处理器ISA方面有针对改进的充分的机会，以扩展改善性能。

发明内容

公开了用于在基于块的处理器指令集架构(BBISA)中节制(throttle)处理器执行的方法、装置和计算机可读存储设备。在所公开技术的某些示例中，基于块的处理器执行若干的两个或更多个指令作为原子块。基于块的指令可以用于以更加显式的方式来表达程序数据流和/或指令流的语义，从而允许经改善的编译器和处理器的性能。在所公开的技术的某些示例中，基于块的处理器包括多个基于块的处理器内核。基于块的处理器内核内的功能资源可以基于可以动态地或静态地确定的性能度量而被分配给不同的指令块。在所公开技术的某些示例中，显式数据图执行指令集架构(EDGE ISA)包括关于程序控制流的信息，其可以被利用以便有效地节制指令块的执行，从而提高性能并且节省能量。

所描述的用于改善处理器性能的解决方案的技术和手段可以分开实现，或者以彼此的各种组合实现。如将在下面更充分地描述的，所描述的技术和手段可以在信号处理器、微处理器、专用集成电路(ASIC)、软处理器(例如，在现场可编程门阵列(FPGA)中实现的微处理器)、可编程逻辑或其他合适的逻辑电路。对本领域普通技术人员将明显的是，所公开的技术可以在各种计算平台中实现，包括但不限于服务器、大型机、蜂窝电话、智能电话、PDA、手持设备、手持式计算机、PDA、触摸屏平板设备、平板计算机、可穿戴计算机和膝上型计算机。

提供本发明内容以便以简化的形式介绍将在以下详细描述中进一步描述的概念的选择。本发明内容不旨在标识所要求保护的主题的关键特征或基本特征，也不旨在用于限制所要求保护的主题的范围。从下面参考附图进行的详细描述中，所公开的主题的前述和其他目的、特征和优点将变得更加明显。

附图说明

图1示出了可以在所公开的技术的一些示例中使用的基于块的处理器。

图2示出了可以在所公开的技术的一些示例中使用的基于块的处理器内核。

图3示出了根据所公开的技术的某些示例的多个指令块。

图4示出了可以在所公开的技术的一些示例中使用的源代码和指令块的部分。

图5示出了可以在所公开的技术的一些示例中使用的基于块的处理器头部和指令。

图6示出了可以在所公开的技术的一些示例中使用的指令块的状态图。

图7是示出可以在所公开的技术的一些示例中使用的基于块的处理器和存储器的图。

图8是可以在所公开技术的一些示例中使用的用于指令块序列的控制流程图。

图9是示出可以在所公开的技术的一些示例中执行的根据性能度量来分配功能资源的示例方法的流程图。

图10是示出可以在所公开的技术的一些示例中执行的调节对处理器内核和/或功能资源的分配的示例方法的流程图。

图11A-11F示出了可以在所提出的技术的一些示例中执行的在基于块的处理器中分配处理器内核的功能资源的调度器的示例。