[发明专利]多处理器流水线架构

权利要求书

1.一种将来自测序样本采集的信号转换为序列数据的多处理器流水线架构，其包括：

定制协处理器卡，其配置为直接接收由图像传感器产生的串行传感器数据流，其中所述传感器数据表示构成所述图像传感器的像素的逐帧强度值，其中所述图像传感器捕获从可移除集成测序芯片的多个反应单元发射的光的图像；

第一协处理器，其连续地接收所述串行传感器数据流并将所述逐帧强度值转置为反应单元组块，每个所述反应单元组块表示预定时间窗口内对应反应单元的跨帧的像素强度值的影片数据；

缓冲器，其重复地接收所述反应单元组块并在连续存储器位置存储较大预定时间窗口内每个相应反应单元的所述反应单元组块，以产生较大反应单元组块；以及

多个第二协处理器，其检索来自所述缓冲器的较大反应单元组块，并且即使在所述缓冲器接收另外的反应单元组块时，也并行地将所述像素强度值转换为逐碱基序列数据，使得在获得用于所述测序样本采集的所有传感器数据之前，所述第二协处理器开始原始碱基识别。

2.如权利要求1所述的多处理器流水线架构，其中所述定制协处理器卡配置有与传送所述串行数据的第一串行电缆相配合的电缆连接器，并且其中所述定制协处理器卡耦合到所述第一协处理器并将所述传感器数据转换为可以直接输入到所述第一协处理器的I/O端口的格式。

3.如权利要求1所述的多处理器流水线架构，其还包括：通过所述第一串行电缆耦合的仪器控制服务器和初级分析服务器，其中所述仪器控制服务器包括所述集成测序芯片；其中所述初级分析服务器包括所述定制协处理器卡、所述第一协处理器、所述缓冲器和所述多个第二协处理器。

4.如权利要求3所述的多处理器流水线架构，其中所述仪器控制服务器包括耦合到所述集成测序芯片的仪器控制定制协处理器卡，所述仪器控制定制协处理器卡配置有与所述第一串行电缆相配合的电缆连接器并通过所述串行电缆输出所述串行传感器数据流。

5.如权利要求4所述的多处理器流水线架构，其还包括：包括模拟定制协处理器卡的采集模拟器服务器，所述模拟定制协处理器卡配置有与连接到所述仪器控制服务器的用于将模拟数据/帧输入到所述仪器控制服务器的第二串行电缆相配合的电缆连接器，而不需要所述集成测序芯片。

6.如权利要求4所述的多处理器流水线架构，其还包括：包括模拟定制协处理器卡的采集模拟器服务器，所述模拟定制协处理器卡配置有与直接连接到所述初级分析服务器中的所述定制协处理器卡以输入模拟信号数据/帧的第二串行电缆相配合的电缆连接器，而不需要所述仪器控制服务器。

7.如权利要求2所述的多处理器流水线架构，其中所述第一串行电缆包括以下中的至少一种：同轴电缆、双绞铜线、光纤和以太网电缆。

8.如权利要求2所述的多处理器流水线架构，其中所述第一协处理器包括现场可编程协处理器，并且所述多个第二协处理器包括许多集成核架构卡。

9.如权利要求8所述的多处理器流水线架构，其中所述现场可编程协处理器转置所述逐帧强度值以产生所述反应单元组块，而所述许多集成核架构卡中的多个执行所述碱基识别。

10.如权利要求1所述的多处理器流水线架构，其中所述反应单元组块各自表示被分配来检测由对应反应单元发射的强度值的所述图像传感器的一组n个像素的强度值的影片数据。

11.如权利要求10所述的多处理器流水线架构，其中每个所述反应单元具有至少两个被分配来检测由对应反应单元发射的强度值的像素。

12.如权利要求10所述的多处理器流水线架构，其中每个所述反应单元组块的像素的强度值被存储在连续存储器位置中。

13.如权利要求10所述的多处理器流水线架构，其中所述预定时间窗口包括5-50秒，导致长度为约5-50秒的反应单元组块。

14.如权利要求10所述的多处理器流水线架构，其中所述较大预定时间窗口包括120-160秒，导致长度为约120-160秒的超级反应单元组块。

15.如权利要求1所述的多处理器流水线架构，其中所述缓冲器被实现为乒乓缓冲器，其中所述较大反应单元组块以连续较小组块解析到所述多个第二协处理器。