[发明专利]在预先图案化的底部电极和阻挡氧化层上制造铁电随机存取存储器的方法

说明书

描述了F‑RAM单元的结构和制造方法。F‑RAM单元包括形成在预先图案化的阻挡结构之上和形成有预先图案化的阻挡结构的铁电电容器，预先图案化的阻挡结构具有平坦化/化学和/或机械抛光的顶表面。预先图案化的阻挡结构包括具有在阻氧层上的底部电极层的结构的多个阻氧层。底部电极层形成在其上形成的铁电电容器的底部电极的至少一部分。

相关申请的交叉引用

本申请是于2016年3月9日提交的第15/065,410号美国专利申请的国际申请，要求于2015年8月31日提交的第62/212,273号美国临时申请的优先权和权益，所有所述申请通过引用以其整体并入本文。

技术领域

本公开一般地涉及半导体器件，更具体地说，涉及包括嵌入式或一体地形成的铁电电容器和互补金属-氧化物-半导体(CMOS)晶体管的铁电随机存取存储器(F-RAM)以及用于制造所述器件的方法。

背景

铁电随机存取存储器(F-RAM)被认为是非易失性(NV)存储器，并且可以包括存储元件或单元的网格或阵列，每个存储元件或单元包括NV元件，诸如至少一个铁电电容器。F-RAM电路还可以包括选择单元并控制对NV元件的读取或写入的一个或更多个相关联的晶体管。

当外部电场被施加穿过该单元中的铁电电容器的铁电材料时，该材料中的偶极子对准电场方向。在电场被移除之后，偶极子保持它们的极化状态。数据作为每个数据存储单元中的两种可能的电极化状态之一而存储在单元中。例如，在一个晶体管-一个电容器(1T1C)的单元中，“1”可以使用负剩余极化进行编码，且“0”使用正剩余极化进行编码，或反之亦然。

概述

根据本公开内容的方法形成的、包括互补金属-氧化物-半导体(CMOS)晶体管和嵌入式铁电电容器的非易失性存储器单元最小化对于CMOS工艺流程的改变，减少了制造铁电随机存取存储器(F-RAM)的成本，降低了缺陷密度且使实现更严格的设计规则。

在一个实施例中，该方法包括形成延伸穿过基底表面上的第一电介质层的触头。在触头上形成阻挡结构。一般而言，形成阻挡结构包括：(i)在阻氧层之上以及在第一电介质层和触头的顶表面之上沉积底部电极层；(ii)图案化底部电极和阻氧层两者以在触头之上形成阻挡结构；(iii)在图案化的阻挡层和第一电介质层之上沉积第二电介质层，以及(iv)平坦化第二电介质层以暴露阻挡结构的顶表面。铁电堆叠(铁电堆)沉积在阻挡结构上。铁电堆包括沉积在阻挡结构之上的底部电极过渡层、底部电极层上的铁电层以及铁电层上的顶部电极。最后，对铁电堆进行图案化以形成具有阻挡结构的底部电极层的铁电电容器，其中阻挡层是导电的，并且铁电电容器的底部电极通过阻挡层电耦合到触头。

在另一个实施例中，形成阻挡结构还包括在沉积第二电介质层之前，使用阻氢(H₂)层封装所述图案化的底部电极和阻挡层，以及平坦化第二电介质层包括去除所述阻挡结构的顶表面上的阻氢层以暴露图案化的阻挡层。

可选地，图案化底部电极和阻挡层可以包括图案化底部电极和阻挡层以同时形成局部互连(LI)和着陆焊盘(landing pad)。

附图简述

从以下的详细描述以及附图和以下提供的所附权利要求中，本发明的实施例将得到更完整的理解，其中：

图1是示出根据一个实施例制造的铁电随机存取存储器(F-RAM)单元的一部分的横截面图的框图；

图2A和图2B是示出了用于制造包括至少一个嵌入式铁电电容器和金属-氧化物-半导体场效应晶体管(MOSFET)的铁电随机存取存储器(F-RAM)的方法的实施例的流程图；

图3A-3Q是示出了在F-RAM单元根据图2A和图2B的方法制造期间其一部分的横截面视图的框图；

图3R是示出了根据图2A和图2B的方法制造的F-RAM单元的一部分的横截面视图的框图；