[发明专利]用于执行模式选择的方法和设备

说明书

技术领域

本发明一般涉及计算机处理器的领域。更具体地，本发明涉及一种用于执行模式选择的方法和设备。

背景技术

指令集或指令集架构（ISA）是涉及编程的计算机架构的部分，包含原生（native）数据类型、指令、寄存器架构、寻址模式、存储器架构，中断和异常处理、以及外部输入和输出（I/O）。应注意的是，术语“指令”一般在本文中指的是宏指令（是被提供给处理器以用于执行的指令），与微指令或微操作（是处理器的解码器解码宏指令的结果）相对。微指令或微操作能配置成指导处理器上的执行单元来执行用于实现与宏指令关联的逻辑的操作。

ISA区别于微架构，其是用于实现指令集的处理器设计技术的集合。带有不同微架构的处理器能共享通用指令集。例如，Intel® Pentium 4处理器、Intel® Core^TM处理器、和来自Advanced Micro Devices，Inc. of Sunnyvale CA的处理器实现几乎同样版本的x86指令集（带有已被添加有较新版本的一些扩展），但具有不同内部设计。例如，ISA的相同寄存器架构可以不同方式在不同微架构中使用公知技术来实现，包含专用的物理寄存器、使用寄存器重命名机制（例如，寄存器别名表（RAT）、重排序缓冲器（ROB）和引退寄存器堆的使用）的一个或更多动态分配的物理寄存器。除非以其它方式来指定，短语寄存器架构、寄存器堆、和寄存器在本文中被用于指的是对软件/程序员可见的那个和指令指定寄存器的方式。在要求区别之处，形容词“逻辑的”、“架构的”、或“软件可见的”将被用于指示寄存器架构中的寄存器/堆，而不同形容词将被用于指明给定的微架构中的寄存器（例如，物理寄存器、重排序缓冲器、引退寄存器、寄存器池（pool））。

指令集包含一个或更多指令格式。给定的指令格式定义了各种字段（比特的数量、比特的位置）以便除了其它事项外还指定要被执行的操作和那个操作要被执行于其上的操作数。一些指令格式通过指令模板（或子格式）的定义来进一步分解。例如，给定的指令格式的指令模板可被定义成具有指令格式的字段的不同子集（所包含的字段典型地按相同顺序，但至少一些具有不同比特位置，因为存在较少字段被包含）和/或定义成具有被不同解译的给定的字段。给定的指令使用给定的指令格式（并且如果定义了，则以那个指令格式的指令模板的给定的一个）来表达，并指定操作和操作数。指令流是指令的特定序列，其中序列中的每个指令是指令格式（并且如果定义了，则是那个指令格式的指令模板的给定一个）中的指令的出现。

附图说明

本发明的更好理解能从以下详细描述连同以下附图来获得，其中：

图1A和1B是框图，其示出根据本发明的实施例的一般向量友好指令格式和其指令模板；

图2A—D是框图，其示出根据本发明的实施例的示范性特定向量友好指令格式；

图3是根据本发明的一个实施例的寄存器架构的框图；以及

图4A是框图，其示出根据本发明的实施例的示范性有序取、解码、引退管线和示范性寄存器重命名，乱序发出（issue）/执行管线两者；

图4B是框图，其示出根据本发明的实施例的要被包含在处理器中的有序取、解码、引退核的示范性实施例和示范性寄存器重命名、乱序发出/执行架构核两者；

图5A是单个处理器核连同到管芯上互连网络的它的连接的框图；

图5B示出根据本发明的实施例的图5A中的处理器核的部分的扩展视图；

图6是根据本发明的实施例的带有集成存储器控制器和图形的单核处理器和多核处理器的框图；

图7示出依照本发明的一个实施例的系统的框图；

图8示出依照本发明的一实施例的第二系统的框图；

图9示出依照本发明的一实施例的第三系统的框图；

图10示出依照本发明的一实施例的芯片上系统（SoC）的框图；

图11示出框图，其对照根据本发明的实施例的用于将源指令集中的二进制指令转变成目标指令集中的二进制指令的软件指令转变器的使用；

图12示出本发明的实施例可被实现于其上的示范性处理器；

图13示出架构的一个实施例，其中执行模式选择模块在“原生”高功率指令执行和“仿真”高功率指令执行之间进行选择；

图14示出用于为高功率指令执行来选择模式的方法的一个实施例。

具体实施方式