[发明专利]在逻辑芯片中基于电压对比的错误及缺陷推导

说明书

本发明揭示一种电压对比成像缺陷检测系统，其包含电压对比成像工具及耦合到所述电压对比成像工具的控制器。所述控制器经配置以：针对样本上的一或多个结构产生一或多个电压对比成像度量；基于所述一或多个电压对比成像度量而确定所述样本上的一或多个目标区域；从所述电压对比成像工具接收所述样本上的所述一或多个目标区域的电压对比成像数据集；以及基于所述电压对比成像数据集而检测一或多个缺陷。

相关申请案的交叉参考

本申请案根据35 U.S.C.§119(e)规则主张2015年5月20日申请的以名为布莱恩·达菲(Brian Duffy)为发明者的标题为“在随机逻辑产品芯片中的基于电压对比的故障及缺陷干扰的方法及设备(METHODS AND APPARATUS FOR VOLTAGE CONTRAST BASED FAULTAND DEFECT INFERENCE IN RANDOM LOGIC PRODUCT CHIPS)”的第62/164,081号美国临时申请案的权利，所述临时申请案的全部内容以引用的方式并入本文中。

技术领域

本发明大体上涉及缺陷检测，且更特定来说，本发明涉及使用电压对比成像的目标缺陷检测。

背景技术

检验系统识别并分类半导体晶片上的缺陷以在晶片上产生缺陷群体。给定半导体晶片可包含数百个芯片，每一芯片含有所关注的数千个组件，且所关注的每一组件可在芯片的给定层上具有数百万个例子。因此，检验系统可在给定晶片上产生大量数据点(例如用于一些系统的数千亿个数据点)。此外，对不断缩小装置的需求导致对检验系统的增加需求。需求包含：需要在不牺牲检验速率或准确度的情况下提高推导识别缺陷的根本原因所需的分辨率及容量。因此，可期望提供一种用于克服例如上文所识别的缺点的缺点的系统及方法。

发明内容

根据本发明的一或多个说明性实施例，揭示一种电压对比成像缺陷检测系统。在一个说明性实施例中，所述系统包含电压对比成像工具。在另一说明性实施例中，所述系统包含耦合到所述电压对比成像工具的控制器，其中所述控制器包含一或多个处理器。在另一说明性实施例中，所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器针对样本上的一或多个结构产生一或多个电压对比成像度量的程序指令。在另一说明性实施例中，所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器基于所述一或多个电压对比成像度量而确定所述样本上的一或多个目标区域的程序指令。在另一说明性实施例中，所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器从所述电压对比成像工具接收所述样本上的所述一或多个目标区域的电压对比成像数据集的程序指令。在另一说明性实施例中，所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器基于所述电压对比成像数据集而检测一或多个缺陷的程序指令。

根据本发明的一或多个说明性实施例，揭示一种电压对比成像缺陷检测设备。在一个说明性实施例中，所述设备包含经配置以产生一或多个粒子束的粒子束源。在另一说明性实施例中，所述设备包含经定位以将所述一或多个粒子束导引到样本上的一或多个粒子束元件。在另一说明性实施例中，所述设备包含经定位以接收从所述样本发出的一或多个粒子的检测器。在另一说明性实施例中，所述设备包含耦合到所述检测器的控制器。在另一说明性实施例中，所述控制器包含一或多个处理器。在另一说明性实施例中，所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器针对样本上的一或多个结构产生一或多个电压对比成像度量的程序指令。在另一说明性实施例中，所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器基于所述一或多个电压对比成像度量而确定所述样本上的一或多个目标区域的程序指令。在另一说明性实施例中，所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器基于由所述检测器捕获的从所述样本发出的一或多个粒子而针对所述样本上的所述一或多个目标区域产生电压对比成像数据集的程序指令。在另一说明性实施例中，所述一或多个处理器经配置以执行经配置以致使所述一或多个处理器基于所述电压对比成像数据集而检测一或多个缺陷的程序指令。