[发明专利]存储器单元、半导体集成电路装置及半导体集成电路装置的制造方法

说明书

本发明提供半导体集成电路装置及半导体集成电路装置的制造方法中，其中，将第一选择栅极(DG)和第二选择栅极(SG)沿着存储器栅极构造体(4)的侧壁以侧墙状形成，因此存储器栅极构造体(4)不会搭乘在第一选择栅极(DG)和第二选择栅极(SG)上，从而能够使存储器栅极构造体(4)、第一选择栅极构造体(5)及第二选择栅极构造体(6)的高度一致，相应地与现有技术相比能够实现小型化，另外，能够使第一选择栅极(DG)上的硅化物层(S1)、第二选择栅极(SG)上的硅化物层(S2)从储存器栅极(MG)疏远相当于盖膜(CP1)的膜厚度，因此相对于存储器栅极(MG)，第一选择栅极(DG)上和第二选择栅极(SG)上的硅化物层(S1、S2)难以接触，相应地能够防止存储器栅极(MG)的短路不良。

技术领域

本发明涉及一种存储器单元、半导体集成电路装置及半导体集成电路装置的制造方法。

背景技术

以往，在特开2011-129816号公报(专利文献1)中公开了一种在两个选择栅极构造体之间配置存储器栅极构造体的存储器单元(参照专利文献1、图15)。实际上，该存储器单元包括与位线连接的漏极区域和与源极线连接的源极区域，在所述漏极区域和源极区域之间的存储器阱上以一个选择栅极构造体、存储器栅极构造体及另一选择栅极构造体的顺序配置而形成。具有这种结构的存储器单元中，在存储器栅极构造体上设置电荷存储层，通过向所述电荷存储层注入电荷来写入数据，或通过抽出电荷存储层内的电荷来擦除数据。

实际上，在这种存储器单元中，向电荷存储层注入电荷时，在与源极线连接的另一选择栅极构造体阻断电压，将来自位线的低电压的位电压通过一个选择栅极构造体施加到存储器栅极构造体的沟道层。此时，存储器栅极构造体中，存储器栅电极上被施加高电压的存储器栅电压，通过基于位电压与存储器栅电压的电压差所产生的量子隧道效应可向电荷存储层注入电荷。

现有技术文献

专利文献

专利文献1：特开2011-129816号公报

发明内容

发明要解决的课题

但是，专利文献1所公开的存储器单元中，由于配置在以层状形成的一个选择栅极构造体和同样地以层状形成的另一选择栅极构造体之间的存储器栅极构造体是以搭乘在所述选择栅极构造体上的方式形成(参照专利文献1、图15)，因此中央的存储器栅极构造体相比两侧的选择栅极构造体向上突出，具有不能小型化的问题。

但是，在这种存储器单元中，虽然在各选择栅极构造体的选择栅极上和存储器栅极构造体的存储器栅极上分别形成硅化物层，但是即使在追求小型化的情况下，所述选择栅极上的各硅化物层与邻接的存储器栅极上的硅化物层接近时，产生基于制造工序的产品的偏差，从而可能发生由硅化物层导致选择栅极构造体和存储器栅极构造体之间发生短路的短路不良的问题。

因此，本发明是考虑上述的问题而提出的，其目的在于提供一种存储器单元、半导体集成电路装置及半导体集成电路装置的制造方法，其相比现有技术，能够实现小型化，而且能够防止存储器栅极的短路不良。

为解决课题的技术手段