[发明专利]用于单片三维(3-D)集成电路(IC)的功率输送网络(PDN)设计

说明书

系统和方法涉及用于单片三维集成电路3D‑IC的功率输送网络PDN。单片3D‑IC(400)包含与电源/接地凸块(402)相邻且接触的第一裸片(404)。第二裸片(406)堆叠于所述第一裸片(404)上，所述第二裸片通过所述第一裸片与所述电源/接地凸块分隔开。一或多个旁路电源/接地通孔(432)和一或多个单片层间通孔MIV(430)被配置成将功率从所述电源/接地凸块(402)输送到所述第二裸片(406)。

技术领域

所公开的方面涉及用于单片三维集成电路(3D-IC)的功率输送网络(PDN)。更确切地说，示范性方面涉及利用单片3D-IC中的旁路电源/接地(P/G)通孔阵列和P/G单片层间通孔(MIV)阵列来支持垂直功率输送。

背景技术

三维集成电路(3D-IC)已出现作为有前景的对延伸由摩尔定律预测的2D缩放轨迹的解决方案。目前，将硅通孔(TSV)用于形成3D-IC以允许垂直堆叠单独制造的多个裸片。然而，基于TSV的3D-IC的质量很大程度上取决于TSV和寄生元件的尺寸，并且限于具有相对少量的全局互连的存储器搭载逻辑或大型逻辑搭载逻辑设计。

基于TSV的3D-IC的新兴替代物是单片3D-IC(也称为“M3D”)。单片3D-IC技术涉及装置的两个或更多个层的顺序制造，而不是使用微凸块来接合两个先前制造的裸片。

单片3D-IC使为数量级的集成密度高于基于(TSV)的3D-IC技术的集成密度。这是由于事实上单片3D-IC利用极小的单片层间通孔(MIV)。总的来说，MIV提供比TSV更佳的电特性(即，更少寄生效应、电耦合等)，并且还由于其尺寸小而能够实现更高的集成密度。

然而，当提及功率输送时单片3D-IC面临挑战。单片3D-IC中的装置的层的填充集成给功率输送网络(PDN)的集成留下的空间极小。因此，需要对单片3D-IC中的PDN的集成有效的解决方案。

发明内容

示范性方面包含用于与单片三维集成电路(3D-IC)相关的功率输送的系统和方法。单片3D-IC包含直接耦合到电源/接地凸块的第一裸片。第二裸片堆叠于所述第一裸片上，所述第二裸片通过所述第一裸片与电源/接地凸块分隔开。一或多个旁路电源/接地通孔和一或多个单片层间通孔(MIV)被配置成将功率从电源/接地凸块输送到第二裸片。

举例来说，一示范性方面涉及一种用于在单片三维集成电路(3D-IC)中输送功率的设备，包括：与电源/接地凸块相邻且接触的第一裸片。第二裸片堆叠于第一裸片上，第二裸片通过第一裸片与电源/接地凸块分隔开，并且一或多个旁路电源/接地通孔被配置成将功率从电源/接地凸块输送到第二裸片。

另一示范性方面涉及一种用于在单片三维集成电路(3D-IC)中输送功率的方法，所述方法包括：形成与第一裸片相邻且接触的电源/接地凸块；在第一裸片上堆叠第二裸片，第二裸片通过第一裸片与电源接地凸块分隔开；以及使用一或多个旁路电源/接地通孔将功率从电源/接地凸块输送到第二裸片。

又一示范性方面涉及一种系统，包括：单片三维集成电路(3D-IC)；用于输送与单片3D-IC的第一裸片接触且与其相邻的功率的装置；堆叠于第一裸片上的单片3D-IC的第二裸片，所述第二裸片通过第一裸片与所述用于输送功率的装置分隔开；以及用于为裸片设旁路以将功率从所述用于输送功率的装置输送到第二裸片的装置。

附图说明

呈现附图以协助描述本文中所描述的技术，且提供所述附图仅用于说明实施方案而非用于限制所述实施方案。

图1是根据一或多个方面的用于单片3D-IC 100的功率输送网络(PDN)设计的横截面视图，其中电源/接地(P/G)垂直单片层间通孔(MIV)被限制于单片3D-IC 100的边缘。

图2是根据一或多个方面的用于单片3D-IC 200的PDN设计的横截面视图，其中P/G垂直MIV散布遍及3D-IC 200，包含中间以及边缘。