[发明专利]高速字线解码器和电平移位器

说明书

提供了包括将地址解码成多个经解码信号以用于从多个字线中选择要被断言的字线的行解码器的存储器。每一字线通过处理经解码信号的解码器电平移位器来驱动。每一解码器电平移位器对应于经解码信号的唯一性组合。行解码器处于逻辑功率域中，使得经解码信号被断言到逻辑供电电压。在解码器电平移位器的唯一性的经解码信号组合由行解码器断言时，解码器电平移位器用存储器功率域的存储器供电电压来驱动对应的字线。

相关申请的交叉引用

本申请要求2016年3月15日提交的美国专利申请No.15/070,963和2015年3月16日提交的美国临时申请No.62/133,840的权益，它们出于所有目的通过引用整体纳入于此。

技术领域

本申请涉及存储器，且更具体地涉及用于驱动字线的高速电平解码器和电平移位器。

背景

随着半导体技术前进到深亚微米时代，呼应于晶体管尺寸的按比例减小，电源电压被按比例降低。例如，现在使用由亚1伏的供电电压来供电的晶体管来制造微处理器。但这些现代系统可能需要与在较高电压域中操作的嵌入式存储器对接。为了节省功率，用于存储器中的字线驱动的地址解码发生在低电压域。所得的经解码字线信号随后必须被电平上移位到存储器的高电压域中使用的高供电电压以驱动所选字线。常规电平移位器100在图1中示出，它可执行输入信号(IN)和用于字线驱动信号的输出信号(OUT)之间的电压电平移位。

输入信号驱动NMOS晶体管MN1的栅极。如果输入信号为低(接地或VSS)，则晶体管MN1关断，从而允许节点N1相对于接地浮置。输入信号还驱动倒相器INV，倒相器INV产生经倒相输入信号，经倒相输入信号进而驱动NMOS晶体管MN2的栅极。倒相器INV由提供低电压域供电电压VDDL的供电节点供电。因而，在输入信号为低时，倒相器INV将晶体管MN2的栅极充电至VDDL，这导通晶体管MN2以将节点N2拉至接地。

节点N2耦合到PMOS晶体管MP1的栅极，晶体管MP1使其漏极耦合至节点N1。晶体管MP1与PMOS晶体管MP2交叉耦合。输入信号还驱动与晶体管MP1串联的PMOS晶体管MP3的栅极。在输入信号为低时，晶体管MP3和MP1两者将导通，这将节点N1充电至高电压域供电电压VDDH。节点N1驱动耦合到节点N2的晶体管MP2的栅极。晶体管MP2因而在输入信号为低时将关断。使其栅极由经倒相输入信号来驱动的另一PMOS晶体管MP4与晶体管MP3串联。

响应于输入信号切换变高至VDDL，晶体管MN1将导通且晶体管MN2将关断。输出节点N2(在输入信号为低时其已被放电)随后必然浮置，直至晶体管MP2可被导通。进而，晶体管MP2不能导通，直至晶体管MN1可使节点N1放电。然而，晶体管MP1仍然暂时导通并尝试保持节点N1充电，这因而对抗晶体管MN1对节点N1的放电。晶体管MP3只是弱导通，因为VDDL实效上是相对于VDDH而言的弱零。晶体管MP3因而通过约束去往晶体管MP1的电荷流来在使节点N1放电方面辅助晶体管MN1。一旦节点N1被放电，晶体管MP2将导通。因为晶体管MP4由于经倒相输入信号被驱动为低而已经导通，所以晶体管MP2的导通将把输出信号充电至VDDH。在经倒相信号响应于输入信号转变为低而被驱动至VDDL时，晶体管MN2和MP2之间发生类似对抗。

电平移位器100中的NMOS和PMOS晶体管之间的这一相争由于NMOS/PMOS对抗期间招致的延迟而不利地影响存储器定时。在较高操作速度处，用于字线的这样的常规电平移位引入过多延迟。相应地，存在对在字线驱动信号从低电压域转变到高电压域时对字线驱动信号具有经改进电平移位速度的经改进存储器设计的需求。

概述