[发明专利]非易失性存储装置的快速读取

说明书

提供感测技术和相关联的电路用于与存储器设备一起使用。这些技术适用于涉及偶数位线或奇数位线的感测操作。在一种方法中，感测电路包括具有单独的高速缓存访问线但被连接到公共输出总线的左侧部分和右侧部分。通过使用来自左侧部分的半字和来自右侧部分的半字，可以一次输出全数据字。或者，感测电路可以被配置以便从左侧部分或右侧部分一次输出全数据字。一个实现方式为左侧部分和右侧部分中的每一个提供N位总线和N个输入路径。另一实现方式为左侧部分和右侧部分中的每一个提供N位总线和N/2个输入路径。

背景技术

半导体存储器被广泛用于诸如蜂窝电话、数字照相机、个人数字助理、医疗电子、移动计算设备和非移动计算设备的各种电子设备中。半导体存储器可以包括非易失性存储器或易失性存储器。即使当非易失性存储器未被连接到电源(例如，电池)时，非易失性存储器也允许信息被存储和保留。非易失性存储器的示例包括闪存(例如，NAND型和NOR型闪存)和电可擦除可编程只读存储器(Electrically Erasable Programmable Read-OnlyMemory，EEPROM)。

诸如浮置栅极的电荷存储材料或电荷捕获材料可以被用于这种存储器设备中以存储表示数据状态的电荷。电荷捕获材料可以被垂直地布置在三维(three-dimensional，3D)堆叠存储器结构中，或者被水平地布置在二维(two-dimensional，2D)存储器结构中。3D存储器结构的一个示例是位成本可扩展(Bit cost Scalable，BiCS)架构，其包括交替的导电层和电介质层的堆叠。在堆叠中形成存储器孔，并且然后通过用包括电荷捕获层的材料填充存储器孔来形成NAND串以创建存储器单元的垂直柱。直的NAND串在一个存储器孔中延伸。由导电层提供存储器单元的控制栅。

然而，在操作这样的存储器设备中呈现出各种挑战。

附图说明

在不同图中，相同编号的元件是指的公共组件。

图1是3D堆叠非易失性存储器设备的透视图。

图2是诸如图1的3D堆叠非易失性存储器设备100的存储器设备的功能框图。

图3A是描绘用于对在控制器中的一个或多个处理器进行编程的软件模块的框图。

图3B是描绘用于对状态机或在存储器裸芯上的其他处理器进行编程的软件模块的框图。

图4A是具有两个平面的存储器结构的框图。

图4B描绘了存储器单元的块的一部分的俯视图。

图4C描绘了存储器单元的块的一部分的横截面图

图4D描绘了选择栅极层和字线层的视图。

图4E是存储器单元的垂直柱的横截面图。

图5A描绘了图1的感测块SB1的示例框图。

图5B描绘了图1的感测块SB1的另一示例框图。

图6A描绘了包括被布置在16个高速缓存层中的感测放大器(sense amplifier)和高速缓存的示例感测电路(sensing circuit)。

图6B描绘了诸如图6A的感测电路的多个感测电路的示例布置。

图6C描绘了与图6B一致的示例感测电路和输入/输出电路。

图6D描绘了被输入到图6A的感测电路的并且从图6A的感测电路输出的数据的示例配置。

图7A描绘了示例编程处理。

图7B描绘了示例读取过程，在其中所有位线的存储器单元被同时读取。

图7C描绘了示例读取处理，在其中偶数位线和奇数位线的存储器单元被分别读取。