[发明专利]用于专用处理器的硬件指令生成单元

说明书

公开将主机对接到专用处理器的方法、设备和系统。在一个实施例中，指令生成单元包括属性、解码、以及指令缓冲级。所述属性级被配置为从所述主机接收主机‑程序操作代码和虚拟主机‑程序操作数，并将所述虚拟主机‑程序操作数扩展成操作数描述符。所述解码级被配置为接收所述第一操作数描述符和所述主机‑程序操作代码，将所述主机‑程序操作代码转换为一个或多个已解码指令以便由所述专用处理器执行，以及分配存储位置以便由所述专用处理器使用。所述指令缓冲级被配置为接收所述已解码指令，将所述一个或多个已解码指令放入一个或多个指令队列中，以及从所述一个或多个指令队列的至少一个指令队列中发出已解码指令以便由所述专用处理器执行。

相关申请

根据35U.S.C.§119(e)的规定，本申请要求2015年2月25日提交的标题为“Hardware Instruction Compiler for Specialized Processors”的第62/120,603号美国临时专利申请的国内优先权，此临时专利申请在此全部引入作为参考并且用于所有目的，如同在本文中完全和彻底说明那样。

技术领域

本申请涉及计算机技术。

背景技术

指令集架构(ISA)是计算机处理器设计和开发的基础。ISA包括用于处理器的指令集、指令格式、以及处理器特征，例如可以使用的操作数的类型、用于指令执行的存储机构和如何访问存储机构。程序员使用指令集将程序传送到处理器。此外，多个软件“工具”将指令集架构用于处理器开发和编程，包括编译器、链接器和调试器。

编译器将以高级编程语言编写的“源代码”转换为可由处理器理解的“目标代码”。链接器将由编译器创建的一个或多个目标代码文件组合成单个可执行文件，并且还可以布置以便在处理器的正确地址空间中执行代码。调试器是用于测试被编写以在处理器上运行的其它程序的程序。这些工具连同用于处理器的其它开发工具一起可以被称为“工具链”。对处理器的指令集或指令集架构的其它方面进行的任何更改必须在整个工具链、在使用ISA的工具中得以反映。

通常对ISA进行广泛的测试、修改和验证直到认为满意，此时可以基于ISA创建规范、模拟器和开发工具链。然后还可以基于ISA进行处理器设计，包括微架构设计和验证、微架构在硬件描述语言(HDL)中的实现、以及基于HDL实现的电路合成。

ISA和与ISA兼容的处理器之间的高度集成连同ISA和相关工具的开发所代表的巨大承诺能够使得难以实现专用处理器设计。考虑到还将需要创建或修改的一系列关联的验证和开发工具，创建新指令集或者甚至修改现有指令集可以极其昂贵和耗时。

发明内容

根据本发明的第一方面，提供了一种指令生成单元，其被配置为将主机对接到专用处理器。指令生成单元包括：属性级、解码级、以及指令缓冲级。属性级被配置为：从主机接收主机-程序操作代码和第一虚拟主机-程序操作数，其中，第一虚拟主机-程序操作数表示用于专用处理器的第一操作数；以及将第一虚拟主机-程序操作数扩展成第一操作数描述符，其中，第一操作数描述符提供第一操作数的在一个或多个操作数属性方面的描述。解码级被配置为：从属性级接收第一操作数描述符和主机-程序操作代码；将主机-程序操作代码转换为一个或多个已转换指令以便由专用处理器执行；以及分配存储位置以供专用处理器在执行已转换指令中使用。其中，已转换指令中的至少一个包括：指定用于标识用于专用处理器的已转换操作数的部分；指定用于标识由专用处理器针对已转换操作数执行的操作的部分；以及指定用于特定于专用处理器的操作的额外参数的部分。指令缓冲级被配置为：接收来自解码级的已转换指令；将一个或多个已转换指令放入一个或多个指令队列中；以及从一个或多个指令队列中的至少一个指令队列发出已转换指令以便由专用处理器执行。