[发明专利]双电源

说明书

优先权声明

本申请要求于2015年2月12日提交的题为“DUAL SUPPLY(双电源)”的美国专利申请序列号14/621,261的优先权，并且所述美国专利申请通过引用以其全文结合在此。

技术领域

本发明总体上涉及电源，并且具体地涉及用于片上电压域的电源供应解决方案。

附图说明

在相同的参考号指代相似元件的附图的图示中，通过示例性方式而非限制性方式展示了本发明的实施例。

图1A是根据一些实施例的计算装置的简图，所述计算装置的处理器具有多个并联LVR/IVR电压电源域。

图1B是根据一些实施例的来自图1A的计算装置的单个电压域的IVR部分的示意图。

图2是根据一些实施例的用于单个代表性FIVR的电路系统的框图。

图3是示出根据一些实施例的用于为电压域供电的单个FIVR/LVR块的简图。

图4是示出根据一些实施例的用于从FIVR转换到LVR的例程401的简图。

图5是示出根据一些实施例的用于从LVR转换到FIVR以用于域电源的例程的简图。

具体实施方式

本公开提供了一种电力输送方案，用于提供用于集成电压调节器(integrated voltage regulator，IVR)的并联调节特征。针对电源域，此特征可以在整体IVR功率效率可能较低的特定(轻)负载条件期间提供对从IVR到备选的、更高效的并联(线型)调节器(LVR)的电压调节和电力输送的无缝传送。当并联调节被激活时，IVR可以完全断电并且其输入电源(如果不断开的话)被降低，从而减少或移除IVR输入供应轨上的静态泄露或活跃功率的整个源。并联调节器可以是线性电压调节器(LVR)或者潜在地为针对感兴趣的特定操作条件的另一种高效调节器，像开关电容式调节器或者更小的开关模式电压调节器。

图1A是示出根据一些实施例的针对示例性计算装置的电源域的简图。所述电源域包括通过片外调节器103从电源101(PSU或电池)供电的处理器105。处理器105具有用于为各个不同负载109供电的单独IVR/LVR电压域107。处理器105可对应于任何适合的处理器(例如，高端服务器芯片、SoC等)。例如，处理器可以用第四代Core^TM微处理器来实现。

处于主板上的第一级VR(来自103)从PSU(电源单元)或电池电压(例如，12V至20V)转换为更低电压(例如，针对活跃模式时为1.8V并且针对降低的电源模式时为1.3)。这些电源通过跨微处理器管芯的输入供应轨而被分配。IVR/LVR块充当第二转换级。例如，取决于处理器配置，可能存在8IVR/LVR域与31之间的IVR/LVR域。在一些实施例中，利用FIVR(fully integrated voltage regulator，完全集成电压调节器)来实现IVR。给定对每个IVR正在供电的域的要求，每个IVR可独立地可编程以实现最佳操作。这些设置可以由电源控制单元(power control unit，PCU)来优化，所述电源控制单元可以指定输入电压、输出电压、操作级数以及各种各样的用于最小化管芯的总功耗的其他设置。

应认识到，IVR(集成电压调节器)可以包括任何适合的开关型调节器，至少其PWM(脉宽调制)电路系统集成到正在为其供电的芯片中。FIVR(完全集成电压调节器)是一种类型的IVR。FIVR可以利用任何适合的开关DC调节器技术来实现。所述FIVR将通常使其部件中的大多数(如果不是全部)容纳在正在为其供应调节电源的半导体封装体(包括一个或多个管芯的封装体)中。例如，在一些实施例中，功率FET、控制电路系统以及高频去耦部件可以在管芯上，而电感器和中频输入去耦电容器可以在封装体中。

图2中示出了表示用于单个FIVR域的电路系统的框图。此FIVR为具有16个相位的140MHz同步多相降压转换器。在一些实施例中，降压调节器桥可以通过利用NMOS和PMOS共源共栅电源开关来替换来自先前设计的电源门而形成。共源共栅配置允许利用来自更先进的(例如，更小的特征尺寸)半导体工艺的逻辑器件来实现电源开关，并且同时，所述逻辑器件可以能够处理合理的高输入电压(例如，高达1.8VDC)。这可降低针对高压装置的额外处理步骤的成本，同时实现所期望的开关特性。