[实用新型]一种IMD可靠性测试结构

说明书

技术领域

本实用新型涉及半导体测试结构技术领域，特别是涉及一种IMD可靠性测试结构。

背景技术

Low-k(低介电常数)材料(k<3.0)由于其固有的低介电系数，可产生较低的电容值(C)，因而已经被广泛的应用于半导体制造领域，如作为填充于金属层(包括互连线(interconnect)和通孔(via))间的介质层材料。所以，在BEOL(Back End Of Line，后段工艺)采用Low-k材料制成的介质层(如互连线之间的介质层、互连线与通孔之间的介质层、通孔与通孔之间的介质层等)，其击穿电压(Vbd，Voltage breakdown)会明显降低，特别是其TDDB(Time Dependent Dielectric Breakdown，介质层经时击穿效应)更会显著下降，这就对BEOL的工艺的可靠性提出了更高的要求，对BEOL制造的电路结构的性能进行测试也变得至关重要。

现有技术中，半导体器件结构如图1所示，从下至上依次是P阱区(Pwell)/有源区(AA)6’、栅氧化层(Oxide)5’、多晶硅层(Poly)4’、氮氧化硅层(SiN)3’、层间介质层(ILD)2’、金属线层(Metal line)1’，当需要进行IMD(Inter Metal Dielectric，金属层间介质层)可靠性测试时，在所述金属线层中设计测试结构。针对IMD性能的测试，对于28nm工艺来说，由于ILD(Inter Layer Dielectric，层间介质层)太薄了，在进行IMD性能的测试时，ILD容易被击穿，导致测试焊盘下方的器件区先于IMD测试结构被导通而产生泄漏电流，使得原来的测试结构无法达到预设的评估金属层间介质层可靠性性能的目的。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种防止测试焊盘底端泄漏的IMD可靠性测试结构，用于解决现有技术中由于层间介质层太薄容易击穿产生测试焊盘底端泄漏进而导致IMD测试结构失效的问题。

为实现上述目的，本实用新型提供一种IMD可靠性测试结构，包括：衬底；N阱区和P阱区，所述N阱区和所述P阱区均位于所述衬底中，且所述N阱区位于所述P阱区的两侧并由所述衬底隔离；多个有源区，位于所述N阱区及所述P阱区内；条状栅极结构，所述栅极结构包括栅氧化层及多晶硅层，所述栅氧化层位于所述有源区表面，所述多晶硅层覆盖于所述栅氧化层表面；层间介质层，覆盖于所述多晶硅层表面；第一金属线层，形成于所述层间介质层内；金属层间介质层，覆盖于所述第一金属线层表面；第二金属线层，形成于所述金属层间介质层内；第一金属连线，连接所述第一金属线层；第二金属连线，连接所述第二金属线层；第三金属连线，位于所述第一金属连线与所述第二金属连线之间，且与所述第一金属连线、所述第二金属连线交错设置；其中，所述第一金属连线与所述第二金属连线均为梳齿状结构，且投影相重叠；所述第三金属连线为蛇形结构。

于本实用新型的一实施方式中，所述栅氧化层为增加厚度的双栅氧化层。

于本实用新型的一实施方式中，所述第一金属连线、所述第二金属连线和所述第三金属连线下方的所述多晶硅层为填充的虚设多晶硅，所述虚设多晶硅位于所述条状栅极结构的一侧，且与所述第一金属连线、所述第二金属连线和所述第三金属连线的位置错开。

于本实用新型的一实施方式中，所述第一金属连线与所述第二金属连线之间通过金属插塞连接。

于本实用新型的一实施方式中，还包括位于所述有源区内的源极区和漏极区。

于本实用新型的一实施方式中，还包括隔离相邻的所述有源区的浅沟槽隔离区。

于本实用新型的一实施方式中，所述层间介质层下方还包括氮化硅层。

于本实用新型的一实施方式中，还包括依次形成于所述第二金属线层上方的N个金属线层，其中，N≥0；所述N个金属线层中相邻的所述金属线层之间均填充有所述金属层间介质层。

于本实用新型的一实施方式中，还包括连接所述第一金属线层的两个测试焊盘，其中一个所述测试焊盘连接所述第一金属连线和所述第二金属连线，另一个所述测试焊盘连接所述第三金属连线。

于本实用新型的一实施方式中，所述衬底为P型衬底或N型衬底。

如上所述，本实用新型的IMD可靠性测试结构，具有以下有益效果：

1、本实用新型的IMD可靠性测试结构的设计，在具有更薄的ILD厚度的28nm及以下的工艺中，可以有效地进行IMD TDDB测试和Vramp(Voltage ramp，斜坡电压)测试，以便评估BEOL制造的电路结构的性能。