[实用新型]自适应宽频率范围的频率计

说明书

技术领域

本实用新型涉及一种基于FPGA和多通道分频芯片的自适应宽频率范围的频率计。

背景技术

频率是电子信号的基本特征之一。现有频率计，一般分低频通道（DC~350MHz）和高频通道（350MHz以上），输入频率变化时，用户需手动的切换通道。这就需要用户对信号有一个预判，更严重的问题是如果信号频率不断变化，就需要不停地切换通道，用户体验会非常槽糕。

实用新型内容

本实用新型的目的是针对上述现有技术的不足，提供一种自适应宽频率范围的频率计，本自适应宽频率范围的频率计无需用户手动切换低频、高频通道，而且对后级用于计数的FPGA资源、主频、性能都没有特殊要求，有利于降低成本与设计难度。

为实现上述技术目的，本实用新型采取的技术方案为：自适应宽频率范围的频率计，其特征在于：包括分频模块和FPGA；分频模块用于对输入信号进行分频后分别输入到后级FPGA，FPGA用于对分频后的信号进行计数，并对所有输入通道进行判决，选择最合适的通道作为最终频率值；FPGA还连接有外部时钟，所述外部时钟是时基精度<0.1ppm的有源温补晶振，外部时钟信号通过FPGA的内部PLL模块倍频到200MHz作为FPGA的采样时钟。FPGA为现场可编程门阵列，为现有技术。

进一步的，所述分频模块包括1:4扇出芯片、4分频芯片、16分频芯片和32分频芯片；1:4扇出芯片一端用于连接输入信号，另一端设有四路输出，四路输出中的一路直接连接FPGA，另外三路输出再分别经过4分频芯片、16分频芯片和32分频芯片后连接FPGA，形成四个信号通道； FPGA用于对所述四个信号通道分别计数并比较四个信号通道的计数，以得到最合适的计数通道，继而准确得出当前输入信号频率。

进一步的，所述分频模块包括三个自左向右依次串联的4分频芯片；输入信号分成两路，一路直接连接FPGA，另一路连接左端的4分频芯片的输入端，左端的4分频芯片的其中一个输出端连接中间的4分频芯片的输入端，左端的4分频芯片的另一个输出端连接FPGA；中间的4分频芯片的其中一个输出端连接右端的4分频芯片的输入端，中间的4分频芯片的另一个输出端连接FPGA；右端的4分频芯片的输出端连接FPGA。

进一步的，分频模块为高性能14通道输出缓存器，高性能14通道输出缓存器用于对输入信号进行1分频、4分频、8分频、16分频和32分频，并且高性能14通道输出缓存器设置为LVCMOS输出模式，直接将各输出通道的信号输出到FPGA的IO管脚。该芯片的其他通道还可以通过射频连接器直接接到频率计输出端口供用户使用。高性能14通道输出缓存器的芯片型号为HMC7043，最大可支持6GHz信号输入，时间抖动<15fs rms @ 2456.6MHz。

例如1分频、4分频、8分频、16分频、32分频，具体分频值可能因为方案使用芯片不同有细微变化，这样无需用户手动切换低频、高频通道，而且对后级用于计数的FPGA资源、主频、性能都没有特殊要求，有利于降低成本与设计难度。

本实用新型包含并行分频方案、串行分频方案和单芯片高性能缓存器方案。本实用新型对输入信号进行1分频、4分频、8分频、16分频、32分频，具体分频值可能因为方案使用芯片不同有细微变化，后分别输入到后级FPGA进行计数，FPGA对所有输入通道进行判决，选择最合适的通道作为最终频率值。这样无需用户手动切换低频、高频通道，而且对后级用于计数的FPGA资源、主频、性能都没有特殊要求，有利于降低成本与设计难度；另外，本实用新型包含多种自适应频率范围的频率计数方案，方便客户使用。

附图说明

图1为本实用新型是实施例1的电路原理示意图；

图2为本实用新型是实施例2的电路原理示意图。

图3为本实用新型是实施例2的电路结构示意图。

图4为本实用新型是实施例3的电路原理示意图。

图5为本实用新型是实施例3的电路结构示意图。

图6为本实用新型是实施例3的软件操作流程示意图。

具体实施方式

实施例1