[实用新型]一种金端垂直电极多层芯片瓷介电容器

说明书

技术领域

本实用新型属于电容器的技术领域，具体地说，涉及一种金端垂直电极多层芯片瓷介电容器。

背景技术

现有的多层芯片瓷介电容器是由内部多层结构、外电极组成，且外电极为左右两端引出，内电极与瓷体呈平行分布，如图4所示。在微组装电路中，两个连接端之间的间距很小，这类多层芯片瓷介电容器不能满足微组装的安装方法共晶、导电胶等，同时单层瓷介电容器也不能实现同等尺寸下更大容量，为满足微组装和实现更大容值。

实用新型内容

针对现有技术中上述的不足，本实用新型提供一种满足微组装和实现更大容值的金端垂直电极多层芯片瓷介电容器。

为了达到上述目的，本实用新型采用的解决方案是：一种金端垂直电极多层芯片瓷介电容器，包括瓷体、端部电极和内电极组，瓷体呈扁平状的长方体，瓷体包括相对的第一平面和第二平面、相对的第三平面和第四平面、以及相对的第五平面和第六平面，第一平面和第二平面的间距为a，第三平面和第四平面的间距为b，第五平面与第六平面的间距为c，a小于b，a小于c，第一平面与第二平面表面贴合有端部电极；内电极组包括第一内电极和第二内电极，第一内电极与第一平面连接，第二内电极与第二平面连接，第一内电极与第二内电极交错分布。

进一步地，端部电极与基板连接。

进一步地，端部电极与基板通过共晶片焊接或导电胶连接。

本实用新型的有益效果是，瓷体呈扁平状的长方体，端部电极贴合在瓷体的上下表面，从而适应焊接空间狭窄的微组装电路，并且瓷体内的内电机组垂直瓷体分布，能够铺设更多数量的内电极，由此实现更大容值。

附图说明

图1为本实用新型的金端垂直电极多层芯片瓷介电容器的结构示意图。

图2为本实用新型的金端垂直电极多层芯片瓷介电容器的连接示意图。

图3为本实用新型的金端垂直电极多层芯片瓷介电容器的结构简图。

图4为常用的多层芯片瓷介电容器。

附图中：

1、瓷体；11、第一平面；12、第二平面；13、第三平面；14、第四平面；15、第五平面；16、第六平面；2、端部电极；3、内电机组；31、第一内电极；32、第二内电极；4、基板。

具体实施方式

以下结合附图对本实用新型作进一步描述：

参照图1-图3，本实用新型提供一种金端垂直电极多层芯片瓷介电容器，包括瓷体1、端部电极2和内电极组，瓷体1呈扁平状的长方体，瓷体1包括相对的第一平面11和第二平面12、相对的第三平面13和第四平面14、以及相对的第五平面15和第六平面16，第一平面11和第二平面12的间距为a，第三平面13和第四平面14的间距为b，第五平面15与第六平面16的间距为c，a小于b，a小于c，第一平面11与第二平面12表面贴合有端部电极2；内电极组包括第一内电极31和第二内电极32，第一内电极31与第一平面11连接，第二内电极32与第二平面12连接，第一内电极31与第二内电极32交错分布。瓷体1呈扁平状的长方体，端部电极2贴合在瓷体1的上下表面，从而适应焊接空间狭窄的微组装电路，并且瓷体1内的内电机组3垂直瓷体1分布，能够铺设更多数量的内电极，由此实现更大容值。

本实施例中，端部电极2与基板4通过共晶片焊接或导电胶连接。这样的连接方式连接过程简单且连接质量高、可靠性高。