[实用新型]半导体器件和非易失性存储器

说明书

技术领域

本文的各种实施例及它们的实施涉及p-n结二极管，并且更特别地涉及特别在如电阻存储器(RRAM)或相变存储器(PCRAM)的非易失性存储器中使用的二极管选择器阵列。

背景技术

通常，RRAM和PCRAM型存储器包括存储器层面，存储器层面包括按行和列的矩阵配置的存储器单元，该存储器单元被设计用来存储二进制数据值。行存取通常通过被称作字线的金属迹线发生，列存取通常通过被称作位线的金属迹线发生。

控制存取RRAM和PCRAM型存储器的存储器位置可通过包括二极管的选择器阵列来获得，二极管例如可设置在存储器的存储器层面下方。

总之，每个存储器单元连接到字线和位线，并且施加到字线和位线的电压的各种配置允许存储器单元中的数据值被读取、被编程或被擦除。

每个存储器单元串联连接选择器阵列的二极管，该二极管的正向或反向导通状态或不导通状态，这取决于电压，允许选择给定的存储器单元。

实用新型内容

选择器阵列的二极管通常直接形成在半导体衬底内，这会引入不期望的双极效应。

实际上，在二极管的使用中已经观察到多次出现的问题，该二极管的掺杂区域是直接注入到衬底或阱内。这些不期望的双极效应例如是由于与衬底的寄生p-n结，并且通常是在阵列使用期间和上电时发生。

期望以简单并且可与非易失性存储器技术兼容的方式来避免与衬底的这些寄生双极效应。

另外，在用于制造二极管的通常方案中的某些蚀刻工艺表现出对尺寸减小的约束，例如一方面是由于掩模需要精确对准，并且另一方面是由于所蚀刻结构的外形因子的变化。

因此，也期望改进对所述蚀刻工艺的控制。

为此，提供一种半导体器件，其特征在于，包括：半导体衬底；位于所述半导体衬底的顶部上的绝缘层；以及在第一方向上按列并且在与所述第一方向正交的第二方向上按行设置的二极管阵列，每个二极管包括第一导电类型的阴极区域和第二导电类型的阳极区域，所述阴极区域和所述阳极区域彼此重叠并且设置于所述绝缘层上，使得所述绝缘层将所述二极管与所述半导体衬底绝缘。

在一个实施例中，所述阴极区域是纵向沿着所述第二方向的对应半导体带的部分，其中，对于每行，所述行的所述二极管的所述阴极区域是所述半导体带中的对应半导体带的部分，并且所述行的所述二极管的所述阳极区域是分别与所述行的所述阴极区域接触的半导体垫。

在一个实施例中，该半导体器件包括：沿着所述第二方向与所述半导体带平行的金属迹线，以及将所述金属迹线连接到所述半导体带的金属接触，所述金属接触沿着所述第二方向规则地设置在至少一个二极管构成的组之间。

在一个实施例中，所述阴极区域直接位于所述绝缘层上并且位于所述阳极区域和所述绝缘层之间。

在一个实施例中，该半导体器件包括将同一行的所述二极管的所述阳极区域彼此分离的绝缘材料的缓冲部分，所述缓冲部分具有被所述阳极区域的边缘部分跨越的边缘。

在一个实施例中，该半导体器件包括：分别与阳极接触的金属接触；以及

通过所述金属接触分别电耦合至所述阳极的存储器单元。

根据另一方面，提供一种非易失性存储器，其特征在于，包括：半导体衬底；位于所述半导体衬底的顶部上的绝缘层；包括存储器单元阵列的存储器层面；以及二极管的选择器阵列，被配置成分别选择所述存储器层面的存储器单元，所述二极管在第一方向上按列并且在与所述第一方向正交的第二方向上按行设置，每个二极管包括第一导电类型的阴极区域和第二导电类型的阳极区域，所述阴极区域和所述阳极区域彼此重叠并设置于所述绝缘层上，使得所述绝缘层将所述二极管与所述半导体衬底绝缘。

在一个实施例中，所述存储器单元是电阻存储器单元或相变存储器单元。

在一个实施例中，所述阴极区域是纵向沿着所述第二方向的对应半导体带的部分，其中，对于每行，所述行的所述二极管的所述阴极区域是所述半导体带中的对应半导体带的部分，并且所述行的所述二极管的所述阳极区域是分别与所述行的所述阴极区域接触的半导体垫。

在一个实施例中，该非易失性存储器包括：沿着所述第二方向与所述半导体带平行的金属迹线，以及将所述金属迹线连接到所述半导体带的金属接触，所述金属接触沿着所述第二方向规则地设置在至少一个二极管构成的组之间。

在一个实施例中，非易失性存储器包括将同一行的所述二极管的所述阳极区域彼此分离的绝缘材料的缓冲部分，所述缓冲部分具有被所述阳极区域的边缘部分跨越的边缘。