[实用新型]一种基于锁存器的电容对差分动态比较器

说明书

技术领域

本实用新型公开了一种基于锁存器的电容对差分动态比较器，属于数模混合电路的技术领域。

背景技术

数模混合信号工艺芯片设计中，模数转换模块得到广泛使用，特别是流水线结构在ADC结构中的优势使之成为业内的主要选择。高速比较器作为流水线ADC模块的核心单元，其速度、功耗、精度及噪声性能直接决定了高速高精度模数转换器品质的优劣。基于锁存器的电容差分对比较器由于其功耗低、速度快、精度高的优势在ADC中得到广泛使用。

传统的动态锁存比较器如图1所示。电路由锁存比较器1、控制开关单元2及耦合电容3单元组成。锁存比较器1由第一至第四PMOS管PM1～PM4及第一至第五NMOS管NM1～NM5组成。第一PMOS管PM1的栅极接时钟信号CK，源极接电源电压，漏极接正极性输出端口Vop；第二PMOS管PM2的栅极接负极性输出端口Von，源极接电源电压，漏极接正极性输出端口Vop；第三PMOS管PM3的栅极接正极性输出端口Vop，源极接电源电压，漏极接负极性输出端口Von；第四PMOS管PM4的栅极接时钟信号CK，源极接电源电压，漏极接负极性输出端口Von；第一NMOS管NM1的栅极接负极性输出端口Von，源极接第三NMOS管NM3的漏极，漏极接正极性输出端口Vop；第二NMOS管NM2的栅极接正极性输出端口Vop，源极接第四NMOS管NM4的漏极，漏极接负极性输出端口Von；第三NMOS管NM3的栅极接第一输入电容C_in1的下极板，源极接第五NMOS管NM5的漏极，漏极接第一NMOS管NM1的源极；第四NMOS管NM4的栅极接第二输入电容C_in2的下极板，源极接第五NMOS管NM5的漏极，漏极接第二NMOS管NM2的源极；第五NMOS管NM5的栅极接时钟信号CK，源极接地，漏极与第三NMOS管NM3的源极以及第四NMOS管NM4的源极相连接。

控制开关单元2由第一至第十开关K1～K10组成，第一开关K1的一端接负极性差分信号输入端口Vin，另一端接第一输入电容C_in1的上极板；第二开关K2的一端接第一输入电容C_in1的上极板，另一端接地；第三开关K3的一端接第二参考电压信号输入端口V_ref-，另一端接第一参考电容C_ref1的上极板；第四开关K4的一端接第一参考电容C_ref1的上极板，另一端接地；第五开关K5的一端接第一参考电容C_ref1的下极板，另一端接地；第六开关K6的一端接正极性差分信号输入端口Vip，另一端接第二输入电容C_in2的上极板；第七开关K7的一端接第二输入电容C_in2的上极板，另一端接地；第八开关K8的一端接第一参考电压信号输入端口V_ref+，另一端接第二参考电容C_ref2的上极板；第九开关K9的一端接第二参考电容C_ref2的上极板，另一端接地；第十开关K10的一端接第二参考电容C_ref2的下极板，另一端接地。

耦合电容单元3由第一输入电容C_in1、第二输入电容C_in2、第一参考电容C_ref1、第二参考电容C_ref2组成。第一输入电容C_in1的上极板与第一开关K1和第二开关K2的连接点相连，下极板接第三NMOS管NM3的栅极；第二输入电容C_in2的上极板与第六开关K6和第七开关K7的连接点相连，下极板接第四NMOS管NM4的栅极；第一参考电容C_ref1的上极板与第三开关K3和第四开关K4的连接点相连，下极板接第三NMOS管NM3的栅极；第二参考电容C_ref2的上极板与第八开关K8和第九开关K9的连接点相连，下极板接第四NMOS管NM4的栅极。

传统的锁存比较器可以实现较低的功耗和比较高的转换速度，但是该电路最大的缺点是失配。影响传统锁存比较器失配的因素有外部因素和内部因素。内部因素分为随机性和系统性失配；外部因素主要是输入的控制信号和配置等因子的失配，包含输入时钟信号和参考电压、电流基准的失配等。