[实用新型]一种应用CPLD进行数据地址总线扩展的电路

说明书

技术领域

本实用新型涉及数据地址总线扩展技术领域，尤其是一种应用CPLD进行数据地址总线扩展的电路。

背景技术

目前，MCU微控制单元通过并行数据总线与多个外设如FPGA、SRAM、FLASH等进行数据通讯。MCU与外设之间的物理连接一般中间通过多个74系列的双向驱动芯片(例74LVC162245等)进行桥接。

此方案MCU与外设之间的数据线和控制地址线将由PCB线路板进行一对一的正确桥接，如果有一条数据线或者控制地址线接错或者调换了，它们所有总线的通讯将不能正常进行。当MCU需要通过总线与多个外设进行通讯时，MCU将需与多个74系列双向驱动芯片进行物理连接，那么总线的连接结点将比较多，这增加PCB布线的难度，同时因连接结点的增多信号的完整性设计难度将程几何增长。

总线与外设之间物理连接出现错漏、错换和当外设数量比较多时PCB的布线难度将比较困难，总线的信号完整性也是比较难得到保证。

实用新型内容

本实用新型针对上述存在的问题，提供布线简单，灵活性好，信号完整度高的一种应用CPLD进行数据地址总线扩展的电路。

本实用新型一种应用CPLD进行数据地址总线扩展的电路，包括：MCU微控制单元、外设单元和CPLD可编程逻辑器件。

优选地，所述外设单元包括FPGA、SRAM或FLASH数据通讯单元。

此方案通过CPLD做为总线的桥接，只需要把数据地址总线所有的引脚都连接到CPLD的引脚上。再由CPLD的软件编程灵活连接到各个外设，这有效果地解决数据线地址线出现错漏问题，并可以进行灵活链接调配。它们之间的连线不存在多个总线连接在一起的多结点问题，PCB布线也非常简结，有效地解决了信号因结点过多引起信号不完整的问题。

附图说明

图1为本实用新型的实施例的结构示意图。

具体实施方式

以下结合附图对本实用新型的实施例作详细描述。

如图1所示，本实用新型创造提供了一种应用CPL D进行数据地址总线扩展的电路包括：MCU微控制单元、外设单元和CPLD可编程逻辑器件：MCU微控制单元与CPLD可编程逻辑器件之间通过数据地址总线连接；外设单元与CPLD可编程逻辑器件之间通过数据地址总线连接。

可编程逻辑芯片CPLD作为MCU微控制单元与外设单位的中间桥接。所有的地址数据总线引脚都接在CPLD的引脚上，外设单位与可编程逻辑芯片CPLD之间通过数据地址总线物理桥接。可编程逻辑芯片CPL D通过MCU与外设的通讯时序和访问逻辑关系进行分时选通各路数据地址总线，以实现MCU与多个外设进行数据通讯。

上述实施例仅例示性说明实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉本技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属领域内具有通常知识者在未脱离本实用新型所揭示的精神和技术领域下所完成的一切修饰或改变，仍应由本实用新型的权利要求所涵盖。