[实用新型]一种亚纳秒级数字延时脉冲发生装置

说明书

技术领域

本实用新型涉及一种亚纳秒级数字延时脉冲发生装置，设备及装置属于电子技术领域。

背景技术

亚纳秒级数字延时脉冲发生装置被广泛应用到激光打靶、分幅相机、激光诱导击穿光谱分析仪器、飞行时间二次离子质谱仪器和拉曼光谱仪器等诸多领域。该装置为整机关键部件提供精确的工作时序(输出晃动小于1ns)，延时装置的指标影响整个仪器的性能。

CN 103308492 B公开了《一种用于激光诱导击穿光谱的同步机》，利用电容充电原理、FPGA与niosII软核技术，着重实现了延时装置的基本功能，具有电路结构简单、体积小的优点。但仍有以下不足：1、该同步机各通道参数需要用示波器进行人工校准，校准误差大，步骤繁琐耗时长；2、充电电容在数字延时阶段，充电开关关闭，但由于电容有自放电现象，电容电压不能保持不变，影响延时精度；3、该同步机触发信号生成模块整理信号的时间，受信号电压影响，这将导致同步机的固有延时存在误差。

发明内容

本实用新型的目的就在于针对上述现有技术的不足，提供一种亚纳秒级数字延时脉冲发生装置。

本实用新型的目的是通过以下技术方案实现的：

一种亚纳秒级数字延时脉冲发生装置，包括触发信号生成模块2、温补晶振3、触摸屏7和通信模块8分别与FPGA模块4连接，FPGA模块4经斜坡电路模块5和输出驱动模块6与延时输出端口9连接组成，斜坡电路模块5经电容放电补偿模块10与FPGA模块4连接，输出驱动模块6与FPGA模块4连接构成。

触发信号生成模块2是由放大整形电路11经高速比较器13、FPGA模块4和D/A14与高速比较器13连接，电压跟随电路12经高速A/D15与FPGA模块4连接构成。

是由抖动补偿电路17分别经A通道数字延时18、B通道数字延时19、C通道数字延时20和D通道数字延时21与斜坡电路模块5连接，抖动补偿电路17与斜坡电路模块5连接，NIOSⅡ软核22经斜坡电路模块5、输出驱动模块6和自动校准单元23与NIOSⅡ软核22连接构成。

斜坡电路模块5包括T0通道斜坡电路24、A通道斜坡电路25、B通道斜坡电路26、C通道斜坡电路27和D通道斜坡电路28分别与输出驱动模块6连接。

输出驱动模块6包括T0通道输出驱动模块34、A通道输出驱动模块35、B通道输出驱动模块36、C通道输出驱动模块37和D通道输出驱动模块38与延时输出端口9中的T0、A、B、C、D输出端口对应连接。

有益效果：本实用新型考虑到元器件参数指标不能完全一致，本数字延时脉冲发生装置每个通道都有自己独自的配置参数。自触发模式具有自动一键校准功能，自动为每个通道校准到最优配置，解决人工校准误差大的问题。外触发模式具有电容自放电补偿功能，减小电容在数字延时阶段自放电对精度的影响，长时间延时精度高。触发信号生成模块对不同频率的触发信号调理时间相同，裁除冗余功能，提高关键技术指标。外触发模式输出晃动控制在0.8ns以内，自触发输出晃动控制在0.1ns以内，满足绝大多数仪器和领域的要求。电路结构简单，体积小、重量轻、功耗低、成本低、操作简单方便。

附图说明：

图1为一种亚纳秒级数字延时脉冲发生装置结构框图

图2为图1中触发信号生成模块2结构框图

图3为图1中FPGA模块4结构框图

图4为图1中斜坡电路模块5结构框图

图5为图1中斜坡电路原理图

图6为图1中输出驱动模块结构框图

图7为图1中电容放电补偿原理图

图8为图1中斜坡电路电容电压变化图

图9为自动校准单元原理图

1外部触发输入端口，2触发信号生成模块，3温补晶振，4FPGA模块，5斜坡电路模块，6输出驱动模块，7延时输出端口，8通信模块，9触摸屏，10电容放电补偿模块10，11放大整形电路，12电压跟随电路，13高速比较器，14D/A，15高速A/D，17抖动补偿电路，18A通道数字延时，19B通道数字延时，20C通道数字延时，21D通道数字延时，22NIOSⅡ软核，23自动校准单元，24T0通道斜坡电路，25A通道斜坡电路，26B通道斜坡电路，27C通道斜坡电路，28D通道斜坡电路，29恒流源电路，30充电/放电开关，31充电电容，32D/A，34T0通道输出驱动模块，35A通道输出驱动模块，36B通道输出驱动模块，37C通道输出驱动模块，38D通道输出驱动模块，39A/D，40电压跟随器。

具体实施方式：