[实用新型]基于CPLD的IIC电路控制装置

说明书

技术领域

本实用新型属于集成电路技术领域，具体涉及到一种基于CPLD的IIC电路控制装置。

背景技术

CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆将代码传送到目标芯片中，实现设计的数字系统。

IIC电路出现的较早，已被人们广泛使用于测量，控制，数据传输中。目前，基于IIC电路的外设较多，然而，将IIC电路的外设连接到主控设备时，常常会出现主控设备的串口通道不足，无法连接到主控设备的问题。

这些外设要连接到主控设备常用的做法是：首先，添加主控器模块,扩充串口通道；其次，两个主控器之间通过连接线互连起来。这种做法有一些不足：电路比较复杂，增加了模块及连线；成本增加；维护费力费时，电路连线较多，不利于查找问题；系统功耗增加。

发明内容

本实用新型所要解决的技术问题在于克服上述通信外设的不足,提供一种设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力的基于CPLD的IIC电路控制装置。

解决上述技术问题采用的技术方案是：具有：对装置进行控制的CPLD电路；多路IIC通信电路；该电路的输入端接CPLD电路的输出端；JTAG电路，该电路与CPLD电路相连接。

本实用新型的多路IIC通信电路包括至少2路IIC通信电路。

本实用新型的多路IIC通信电路包括5路IIC通信电路。

本实用新型的IIC通信电路为：连接器J3的3脚、4脚分别通过电阻R5、电阻R6与集成电路U1的46脚、44脚，连接器J3的1脚接5V电源、2脚接地。

本实用新型的CPLD电路为：集成电路U1的57脚接晶振Y1的4脚，集成电路U1的46脚、44脚、60脚、62脚、69脚、70脚、78脚、79脚、86脚、87脚接多路IIC通信电路，集成电路U1的6脚、75脚、64脚、17脚接连接器J6的4脚～1脚，集成电路U1的93脚和41脚接5V电源，集成电路U1的5脚、20脚、36脚、53脚、68脚、84脚接3V电源，集成电路U1的97脚、76脚、61脚、45脚、28脚、13脚、40脚、88脚接地，晶振Y1的1脚接3V电源、3脚接地；集成电路U1的型号为EPM7128EQC100-2，晶振Y1的型号为JHY50M。

由于本实用新型采用了CPLD电路启动第一路IIC通信电路从控制逻辑接收JTAG电路传来的数据，CPLD电路接收到数据并对数据进行译码处理，识别出数据要发送的通道，将数据发送到该通道，CPLD电路启动其余五路IIC通信电路主控制逻辑，输出数据，JTAG电路监控CPLD电路工作状态；本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力，可推广应用到通信领域。

附图说明

图1是本实用新型的电气原理方框图。

图2是本实用新型的电子线路原理图。

具体实施方式

下面结合附图和实施例对本实用新型做进一步详细说明，但本实用新型不限于这些实施例。

实施例1

在图1中，本实用新型基于CPLD的IIC电路控制装置由CPLD电路、多路IIC通信电路、JTAG电路连接构成，JTAG电路与CPLD电路相连接，多路IIC通信电路的输入端接CPLD电路的输出端。

在图2中，本实施例的CPLD电路由集成电路U1、晶振Y1连接构成，集成电路U1的型号为EPM7128EQC100-2，晶振Y1的型号为JHY50M。集成电路U1的57脚接晶振Y1的4脚，集成电路U1的46脚、44脚、60脚、62脚、69脚、70脚、78脚、79脚、86脚、87脚接多路IIC通信电路，集成电路U1的6脚、75脚、64脚、17脚接连接器J6的4脚～1脚，集成电路U1的93脚和41脚接5V电源，集成电路U1的5脚、20脚、36脚、53脚、68脚、84脚接3V电源，集成电路U1的97脚、76脚、61脚、45脚、28脚、13脚、40脚、88脚接地，晶振Y1的1脚接3V电源、3脚接地。