[实用新型]一种视频图像的实时采集及显示系统

说明书

技术领域

本实用新型涉及一种视频技术领域，尤其涉及一种视频图像的实时采集及显示系统。

背景技术

研究人员在实验过程中，往往需要对视频图像进行实时观察，因此，为了满足视频图像实时采集和显示的需要，视频数据的接收和显示需同时进行。

现有的视频图像的实时采集及显示系统往往由多种部件集成（如，摄像头驱动芯、FPGA板、同步动态随机存储器及液晶屏等），但是各部件的工作时钟频率均不相同，使得各部件之间会产生异步时钟域问题。

因此，设计一种新颖的视频图像的实时采集及显示系统，以解决各部件之间产生异步时钟域问题并实现视频图像的实时采集和显示，已成为亟待解决的问题。

发明内容

本实用新型所要解决的技术问题在于，提供一种结构简单的视频图像的实时采集及显示系统，可实现数据的有效缓冲，解决设备之间的异步时钟域问题。

本实用新型所要解决的技术问题还在于，提供一种视频图像的实时采集及显示系统，可实现视频图像的实时采集和显示。

为了解决上述技术问题，本实用新型提供了一种视频图像的实时采集及显示系统，包括用于采集视频图像的摄像头驱动芯片、第一异步数据缓存器、FPGA板、随机存储单元、第二异步数据缓存器及用于显示视频图像的液晶屏；所述摄像头驱动芯片、第一异步数据缓存器、FPGA板、随机存储单元、第二异步数据缓存器及液晶屏依次相连。

作为上述方案的改进，所述FPGA板内设有锁相环路。

作为上述方案的改进，所述随机存储单元包括同步动态随机存储器。

作为上述方案的改进，所述随机存储单元还包括写数据缓存器、第一数据选择器、第二数据选择器及读数据缓存器，所述写数据缓存器、第一数据选择器、同步动态随机存储器、第二数据选择器及读数据缓存器依次相连。

作为上述方案的改进，所述同步动态随机存储器内设有相互并联的第一存储器及第二存储器。

作为上述方案的改进，所述摄像头驱动芯片的型号为MT9M111。

实施本实用新型的有益效果在于：

本实用新型中，摄像头驱动芯片与FPGA板之间通过第一异步数据缓存器相连，实现了数据的有效缓冲，解决摄像头驱动芯片MT9M111与FPGA板之间的异步时钟域问题；同理，同步动态随机存储器与液晶屏之间通过第二异步数据缓存器相连，实现了数据的有效缓冲，解决同步动态随机存储器与液晶屏之间的异步时钟域问题。

同时，本实用新型利用写数据缓存器、第一数据选择器、同步动态随机存储器、第二数据选择器及读数据缓存器构建随机存储单元，并结合乒乓操作，有效地利用和节省存储器资源，并实现视频图像的实时采集和显示。

附图说明

图1是本实用新型视频图像的实时采集及显示系统的结构示意图；

图2是本实用新型中随机存储单元的结构示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步地详细描述。仅此声明，本发明在文中出现或即将出现的上、下、左、右、前、后、内、外等方位用词，仅以本发明的附图为基准，其并不是对本发明的具体限定。

参见图1，图1显示了本实用新型视频图像的实时采集及显示系统的具体结构，其包括用于采集视频图像的摄像头驱动芯片1、第一异步数据缓存器2、FPGA板3、随机存储单元4、第二异步数据缓存器5及用于显示视频图像的液晶屏6；所述摄像头驱动芯片1、第一异步数据缓存器2、FPGA板3、随机存储单元4、第二异步数据缓存器5及液晶屏6依次相连；其中，所述摄像头驱动芯片1优选为MT9M111，所述第一异步数据缓存器2及第二异步数据缓存器5为FIFO（First In First Out ）数据缓存器，所述随机存储单元4包括同步动态随机存储器43（SDRAM，Synchronous Dynamic Random Access Memory）。

进一步，所述FPGA（Field-Programmable Gate Array）板内设有锁相环路（PLL）。具体地，所述锁相环通由鉴相器（PD）、环路滤（LF）和压控振荡器（VCO）三部分组成。通过FPGA板3内的锁相环路可利用外部输入的参考信号控制环路内部振荡信号的频率和相位。