[实用新型]一种信号发生器

说明书

技术领域

本实用新型涉及信号处理领域，特别涉及一种信号发生器。

背景技术

信号发生器能够提供具有各种频率、波形和电平的信号，广泛应用于电子技术领域。信号发生器通常采用直接数字式频率合成器(Direct Digital Synthesizer，DDS)实现信号的频率合成，且在需要信号发生器输出多个信号时，信号发生器通常包括多个DDS，每个DDS对应一个信号通道，负责该通道的信号的频率合成。

为了使得不同通道输出的信号之间同步，信号发生器还需要针对多个DDS设置同步电路，该同步电路的结构较为复杂，且面积较大，导致信号发生器的体积较大，成本较高。

实用新型内容

本实用新型提供一种信号发生器，用于解决现有信号发生器体积较大，成本较高的问题。

本实用新型提供一种信号发生器，包括时钟电路、控制电路、多通道直接数字式频率合成器DDS，所述多通道DDS包括M个输出通道，M为不小于2的正整数；其中，所述控制电路用于向所述时钟电路发送第一工作参数，所述时钟电路基于所述第一工作参数产生时钟信号，并将所述时钟信号发送至所述多通道DDS；所述控制电路还用于向所述多通道DDS发送第二工作参数，所述多通道DDS基于所述第二工作参数及所述时钟信号工作，产生M个输出信号并分别经由所述M个输出通道输出，所述M个输出信号同步。

上述方案中，信号发生器采用一个所述多通道DDS基于所述时钟电路产生的一个时钟信号得到M个输出信号，由于该M个输出信号由同一个所述多通道DDS所产生，并在所述多通道DDS内部实现同步，进而无需额外设置同步电路，使得信号发生器的体积减小，成本降低。不仅如此，由于使用一个所述多通道DDS实现输出多个输出信号，相较于现有技术中采用多个单通道DDS实现输出多个输出信号，信号发生器的体积进一步减小，成本也进一步降低。

可选的，所述信号发生器还包括M个信号调理电路，所述M个信号调理电路与所述M个输出通道一一对应连接，分别用于对所述M个输出信号进行调理。所述信号调理电路能够改善信号发生器输出信号的质量，如滤除杂波、信号放大，等等。

可选的，所述M个信号调理电路中的每个包括变压器、放大器以及滤波器，所述多通道DDS输出的所述输出信号依次经过所述变压器、放大器以及滤波器进行处理。调理后的输出信号的分辨率更高，杂散、相噪更低。

可选的，所述控制电路包括现场可编程门阵列(Field Programmable Gate Array，FPGA)，用于根据外部命令生成所述第一工作参数及所述第二工作参数，并将所述所述第一工作参数发送至所述时钟电路，以及将所述第二工作参数发送至所述多通道DDS。使用FPGA对信号发生器进行设计可以进一步简化信号发生器的电路结构，减小信号发生器的体积；同时由于其可多次重复编辑的特性，极大地提高了信号发生器设计的灵活性和通用性，大大缩短了信号发生器的开发周期。

可选的，所述控制电路还包括存储器，用于储存所述第一工作参数和所述第二工作参数。用户在使用信号发生器过程中可灵活调用存储器中预先保存的所述第一工作参数和所述第二工作参数产生相应的输出信号，从而简化了信号发生器使用过程中的操作过程，使得信号发生器的使用更加便捷。

可选的，所述存储器为电可擦可编程只读存储器EEPROM，使得用户在应用中可以更加便捷地使用信号发生器产生需要的信号。

可选的，所述多通道DDS还用于基于所述时钟信号生成作为所述控制电路的工作时钟的第二时钟信号，并将所述第二时钟信号发送至所述控制电路。所述控制电路在所述第二时钟信号下工作，向所述多通道DDS发送第二工作参数，保证所述多通道DDS能够准确地接收所述第二工作参数。

可选的，所述第二时钟信号的频率小于所述时钟信号的频率，保证所述控制电路在安全工作频率内工作。

可选的，当M＝4时，所述第二时钟信号的频率为所述时钟信号频率的四分之一或八分之一，保证所述控制电路在安全工作频率内工作。

可选的，所述时钟电路可以为锁相环电路结构，使得所述时钟电路输出高分辨率、低杂散的时钟信号。

可选的，所述时钟电路包括晶振和时钟源，所述晶振用于产生基频信号，所述时钟源用于依据所述晶振的所述基频信号产生高分辨率、低杂散的时钟信号。

可选的，所述晶振还用于向所述控制电路发送用于指示所述控制电路开始工作的初始时钟信号，以使所述控制电路在所述初始时钟信号下向所述时钟电路发送所述第一工作参数。

附图说明