[实用新型]锁相环的低通滤波电路和锁相环

说明书

技术领域

本实用新型涉及通信设备领域，特别是涉及一种锁相环(PLL)的低通滤波电路和一种采用该低通滤波电路的锁相环。

背景技术

锁相环作为一种反馈控制电路，广泛应用于广播通信、自动控制和频率合成等领域。锁相环通常是由鉴相器、环路滤波器、压控振荡器和分频器组成。其中，环路滤波器多具有低通性质，可以将鉴相器输出信号中的噪声和干扰成分滤除，并形成压控振荡器的控制电压。

在传统的锁相环中，环路滤波器所形成的环路滤波电路多为低通滤波电路，以图1所示的锁相环为例，该锁相环包括鉴频鉴相器(PFD)、电荷泵(CP)、低通滤波器(LPF)、压控振荡器(VCO)以及环路分频器(DIV)，其中，鉴频鉴相器通过比较输入参考频率Fref与反馈时钟频率Fbck的频率差、相位差信号后，会输出脉冲信号UP、DN，该脉冲信号UP、DN可以控制电荷泵的开关；而电荷泵会将鉴频鉴相器输出的频率差、相位差信号转换为电流Icp，该电流Icp经低通滤波器积分转换为压控振荡器的控制电压Vc，进而控制压控振荡器的输出频率Fout；之后，环路分频器将压控振荡器的输出频率Fout分频后会将反馈时钟频率Fbck反馈回鉴频鉴相器进行频率、相位比较。当锁相环锁定时，输入参考频率Fref与反馈时钟频率Fbck的频率差、相位差为零，而压控振荡器的控制电压Vc不再变化，进而使输出频率Fout保持稳定。

为了保证上述锁相环系统的稳定性，通常会通过增大低通滤波器的电容以使锁相环的性能满足要求。而在当前的CMOS工艺下，单位面积的电容往往很小，增大低通滤波器的电容会导致低通滤波电路中低通滤波器的总电容面积变大，从而提高了芯片设计成本。

实用新型内容

基于此，有必要提供一种锁相环的低通滤波电路，可以降低低通滤波电路中低通滤波器的总电容面积。

一种锁相环的低通滤波电路，包括：第一电荷泵、第二电荷泵和低通滤波器；所述低通滤波器包括：串联电阻和串联电容；

所述串联电阻的一端分别与所述低通滤波器的输入端、所述低通滤波器的输出端连接，所述串联电阻的另一端与所述串联电容的一端连接；所述第一电荷泵的输出端与所述低通滤波器的输入端连接，所述第二电荷泵的输出端与所述串联电阻的另一端连接；所述低通滤波器的输出端与压控振荡器的输入端连接；所述第一电荷泵的输入端和所述第二电荷泵的输入端均与鉴相器的输出端连接；

所述第一电荷泵用于对低通滤波器充电，所述第二电荷泵用于对所述低通滤波器放电；所述第一电荷泵对所述低通滤波器的充电电流大于所述第二电荷泵对所述低通滤波器的放电电流。

上述锁相环的低通滤波电路，采用第一电荷泵对低通滤波器充电，采用第二电荷泵对低通滤波器放电，并使第一电荷泵对低通滤波器的充电电流大于第二电荷泵对低通滤波器的放电电流，如此，在低通滤波器中会增加一电流，该电流可以降低低通滤波器的总电容，从而降低通滤波器的总电容面积，并降低芯片设计成本。

本实用新型还提供了一种锁相环，包括：鉴相器、所述低通滤波电路、压控振荡器以及分频器；

所述鉴相器通过所述低通滤波器与所述压控振荡器连接；所述压控振荡器通过所述分频器与所述鉴相器连接。

上述锁相环的低通滤波电路总电容小，对应的低通滤波电路中的总电容面积会降低，从而降低锁相环的芯片设计成本。

附图说明

图1为传统锁相环的电路结构示意图；

图2为锁相环的低通滤波电路结构示意图；

图3为一个实施例中锁相环的低通滤波电路结构示意图；

图4为低通滤波电路结构的幅频和相频曲线。

具体实施方式

为更进一步阐述本实用新型所采取的技术手段及取得的效果，下面结合附图及较佳实施例，对本实用新型的技术方案，进行清楚和完整的描述。