[实用新型]一种模数转换器电路

说明书

技术领域

本实用新型大体涉及集成电路器件，具体而言，涉及实现一种模数转换器电路的电路。

背景技术

比较器经常被用在模数转换器(ADC)中，以对输入信号电压或电流电平做出判决，该判决通常相对于参考信号做出。在电路层面上，比较器可以通过使用定时锁存器电路实现。定时锁存电路(clocked latch circuitry)使比较器的输出锁存至高或低输出电平。当输入信号与预设的参考阈值非常接近时，信号通路中的任何噪声或失真可能导致在比较器输出处做出错误的判决。因此，定时锁存器电路之前可以设置前置放大器以将信号放大至需要的水平。

信号放大增强了具有前置放大器和定时锁存器的比较器的总体转换准确性。在典型的基于逐次逼近寄存器(SAR)的ADC设计中，电容式数模转换器(CDAC)在比较器的输入处保持输入采样信号。在高速ADC中，CDAC较小的电容值对于实现高转换率是至关重要的。然而，具有较小电容的CDAC更容易受到拾取寄生噪声耦合的影响，这使回馈(kick-back)噪声成为超高速ADC的阻碍。虽然前置放大器作为定时锁存器与电容式DAC之间独立的一级，但是它仍然造成显著水平的瞬态扰动。

因此，能实现降低回馈噪声的模数转换器的电路会十分有益。

实用新型内容

描述了一种模数转换器电路。该模数转换器电路包括放大器电路，其被设置为在与第一放大器电流通路关联的第一放大器输入处以及在与第二放大器电流通路关联的第二放大器输入处，接收差分模拟输入信号，并在与第一放大器电流通路关联的第一放大器输出处，以及在与第二放大器电流通路关联的第二放大器输出处，生成放大的差分模拟输入信号；第一电容器，其被耦接在第一放大器输入与第二放大器输出之间；第二电容器，其被耦接在第二放大器输入与第一放大器输出之间；以及锁存器电路，其具有被耦接至第一放大器输出的第一锁存器输入，以及被耦接至第二放大器输出的第二锁存器输入，其中锁存器电路被设置为根据放大的差分模拟输入信号，在第一锁存器输出与第二锁存器输出处，生成差分数字输出信号。

还描述了一种实施模数转换器电路的方法。该方法包括：在放大器电路的第一放大器通路的第一放大器输入处以及放大器电路的第二放大器通路的第二放大器输入处接收差分模拟输入信号；通过将第一电容器耦接在第一放大器输入与第二放大器输出之间，以及将第二电容器耦接在第二放大器输入与第一放大器输出之间，降低第一放大器输入与第二放大器输入处的噪声；在第一放大器输出与第二放大器输出处生成放大的差分模拟输入信号；在耦接至第一放大器输出的第一锁存输入处，以及耦接至第二放大器输出的第二锁存器输入处，锁存数据；根据放大的差分模拟输入信号，在第一锁存输出与第二锁存输出处生成差分数字输出信号。

通过参考以下具体实施方式与权利要求，可以理解本实用新型的其它特征。

附图说明

图1是描述了包括具有模数转换器电路的接收机的集成电路的框图；

图2是描述了在图1的接收机中实施的基于SAR的模数转换器电路的框图；

图3是描述了图2的比较器电路中的放大器电路和锁存器电路的框图；

图4是描述了图2的比较器电路中的放大器电路和锁存器电路的更具体框图；

图5是展示了图2的比较器电路中的输入处信号的波形的时序图；

图6是展示了一种实施模数转换器电路的方法的流程图；

图7是展示了在电容式DAC中实施一种模数转换器电路的方法的流程图。

具体实施方式

尽管本说明书包括了定义本实用新型的一个或多个实施例的、被认为新颖的特征的权利要求，据信结合具体实施方式的描述与附图，可以更好地理解这些电路与方法。尽管本实用新型公开了多种电路与方法，可以理解这些电路与方法仅仅是具有发明性安排的示例，它可以通过多种方式实现。因此，本说明书公开的特定结构性与功能性的细节不应被理解为限定，而仅应作为权利要求的基础以及作为指导本领域技术人员以多种方式利用几乎任何合适的具体结构的发明性安排的代表性基础。进一步地，这里使用的术语与词汇并不是用来作为限定，而是用来提供一种对这些电路与方法的可以理解的描述。