[实用新型]一种基于FPGA的总线收发器

说明书

技术领域

本实用新型涉及通信领域，特别是一种基于FPGA的总线收发器。

背景技术

现有的Arinc708总线通信技术在实际使用中并没有模块化，同时使用的是CPU实现数据的收发。未模块化的Arinc708总线通信模块在安装使用时会受到很大的局限性，通常只能用于某个专用平台。使用CPU实现数据收发，具有数据处理效率低，对Arinc708总线的数据帧时序和每比特数据位宽控制不严格，不严格的时序控制会导致某些接收器无法识别Arinc708总线数据的风险。同时要让CPU能正常工作，通常需要较复杂的外围电路，较复杂的外围电路会使得品的可靠性降低，功耗也会增加，因此CPU实现Arinc708总线收发器并不是最好的方案。

本发明采用FPGA和PCI9054实现，将收发器设计为PMC的标准尺寸，这种尺寸的可以满足PMC、PCI、CPCI等机械结构的安装要求，模块尺寸通用性强，遇到PCI、CPCI这种结构安装需求时，无需重新设计模块，只需设计转接板或者留出PMC的接口即可。FPGA内部实现Arinc708数据收发器，可以很精准的控制每个Arinc708总线数据帧的时序以及每比特数据的时间宽度。

实用新型内容

本实用新型的发明目的在于：针对上述存在的问题，提供一种新的测试系统，它具有通用性强、模块化和精准控制等优点。

本实用新型采用的技术方案如下：

一种基于FPGA的总线收发器，其特征在于，所述总线收发器包括：PMC连接器、变压器组、电源、PCI芯片、时钟、SRAM、闪存、HI1573芯片和FPGA；所述FPGA分别信号连接于PCI芯片、时钟、SRAM、闪存和HI1573芯片；所述PMC连接器分别信号连接于电源、变压器和PCI芯片；所述变压器信号连接于HI1573芯片；所述PCI芯片信号连接于时钟。

接收通道在接收使能后，实时检测接收端口的信号状态，当检测到帧同步头后，开始将ARINC708通信总线上的的数据按位存储到SRAM中，检测到同步尾后，表示一帧结束，接收帧计数器加1。主机通过读接收帧计数器的值进行判定是否接收到新的数据帧，如果接收到新的数据帧，则读取接收缓冲区的数据。

采用上述技术方案，总线收发器通过PMC接口对模块进行参数设置，每个通道可独立设置参数，参数设置包括收发方向，收发使能，收发数据缓冲区的起始地址和结束地址，收发数据帧长度，收发数据帧间隔，收发扫描帧大小等。参数设置为寄存器设置。

在发送通道，总线收发器通过PMC接口，将发送数据写到SRAM存储器中，数据设置完成后，启动发送，FPGA内部的发送模块按帧读取SRAM中的发送数据，将数据转换为1Mbps的曼彻斯特II编码发送出去。每发送完成一帧数据，发送帧计数器加1，总线收发器可通过寄存器读取发送帧计数器的值进行应用处理。

进一步的，所述FPGA包括：第一通道、第二通道、寄存器、辅助存储器和双口RAM控制器；所述寄存器分别信号连接于第一通道、第二通道和PCI芯片；所述辅助存储器分别信号连接于第一通道、第二通道和PCI芯片；所述双口RAM控制器分别信号连接于第一通道、第二通道和PCI芯片；所述第一通道和第二通道分别信号连接于HI1573芯片。

进一步的，所述变压器组由两个相同的变压器组成；分别为：第一变压器和第二变压器；所述第一变压器分别信号连接于PMC连接器和HI1573芯片；所述第二变压器分别信号连接于PMC连接器和HI1573芯片。

进一步的，所述寄存器的位数为：32bit；所述辅助存储器的位数为：16bit。

进一步的，所述第一通道具备两个模块，分别为：发送模块和接收模块；所述第二通道具备两个模块分别为：发送模块和接收模块。

采用上述技术方案，主机通过PCI接口设置数据存储在SRAM的起始地址，并将发送数据写入SRAM中，当主机配置好发送参数并启动发送后，FPGA的发送逻辑从SRAM中按帧读取数据，发送到总线上。

综上所述，由于采用了上述技术方案，本实用新型的有益效果是：

1、模块化：本实用新型采用FPGA和PCI9054实现，将收发器设计为PMC的标准尺寸，这种尺寸的可以满足PMC、PCI、CPCI等机械结构的安装要求，模块尺寸通用性强。

2、通用性强：本实用新型的遇到PCI、CPCI这种结构安装需求时，无需重新设计模块，只需设计转接板或者留出PMC的接口即可。。