[实用新型]一种具有复合势垒层结构的常关型III‑V异质结场效应晶体管

说明书

技术领域

本实用新型涉及半导体器件技术领域，尤其涉及一种具有复合势垒层结构的常关型III-V异质结场效应晶体管。

背景技术

某些III族和V族元素构成的二元或者三元化合物(甚至多元化合物)具有自发极化和压电极化效应，当它们结合在一起构成异质结时(如AlGaN/GaN)，会在异质结的界面处形成高浓度的二维电子气(2DEG)，以异质结界面处的2DEG为导电机构的器件称为异质结场效应管(HFET)，也可以称为高电子迁移率晶体管(HEMT)。

HFET器件具有高电子迁移率、器件工作频率高以及高效率的特点。在微波功率发射极传输以及电力电子领域具有非常重要的应用前景。但是，迄今为止，III-V族化合物构成的HFET器件存在一个天然的缺憾，以AlGaN/GaN HFET为例，由于极强的自发极化和压电极化，在无任何外加电压的情况下，异质结界面即形成了高浓度的2DEG，HFET器件天然为常开型(耗尽型)。HFET器件的缺陷限制了器件在逻辑电路和电力电子电路中的应用，前者需要 常关型和常开型的逻辑互补，而后者出于安全性及节能的考虑，更需要的是常关型器件。

现有技术为了实现常开型HFET器件，通常有以下几种方式获得：

栅下沟道F离子注入技术：即在栅极下部的势垒层中注入F的负离子，靠负电势将栅下的沟道电子耗尽，实现器件的正向阈值(增强型)。

槽栅技术：用干法刻蚀技术将栅下部分势垒层刻薄，当厚度低于临界厚度时，栅下的2DEG将耗尽。只有当栅压高于某一电压时，才会重新诱导出2DEG，实现了增强型器件。

利用P-AlGaN层的器件，这种器件是在栅下部位增加了一层P-AlGaN层，由于能带的均衡作用，使沟道的2DEG耗尽。

以上几种技术存在不同的劣势，其中F离子注入技术在可靠性及获得较大的阈值方面存在问题，槽栅技术在工艺控制方面存在较大难度，P-AlGaN技术存在材料生长困难、器件开关频率低等缺点。

为了克服上述技术缺陷，申请人于2016年5月6日提出发明申请《一种具有复合势垒层结构的常关型III-V异质结场效应晶体管》，申请号为2016102942355。该技术方案能够实现常关型III-V异质结场效应晶体管，但由于其采用栅电极完全覆盖源电极和漏电极的之间沟道的控制结构，会增加工艺的复杂度，同时由于栅电极和漏电极、源电极之间以介质层隔离，器件的击穿电压主要由介质的击穿电压决定，因此要获得较高的击穿电压就需要 提高介质厚度，而这对于提高器件的电流又是不利的，给器件的性能提高带来矛盾。

故，针对目前现有技术中存在的上述缺陷，实有必要进行研究，以提供一种方案，解决现有技术中存在的缺陷。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种具有复合势垒层结构的常关型III-V异质结场效应晶体管，以解决上述问题。

为了克服现有技术的缺陷，本实用新型的技术方案如下：

一种具有复合势垒层结构的常关型III-V异质结场效应晶体管，包括衬底材料层、第二半导体层、介质墙、漏电极、源电极和栅电极，其中，

在所述衬底材料层上形成所述第二半导体层，在所述第二半导体层上构造出漏电极和源电极；

所述第二半导体层和第一半导体层本体结合在一起形成异质结沟道，该异质结沟道两端分别连接所述漏电极和源电极；所述第一半导体层本体的厚度不大于在异质结沟道上形成二维电子气2DEG的临界厚度，使所述异质结沟道中天然的二维电子气2DEG被耗尽；

在所述第一半导体层本体上设置所述介质墙，介质墙仅分布于栅电极投影所能覆盖的区域，介质墙的数目为n，n大于等于1，且至少有1个介质墙 在栅宽方向上的尺度大于等于栅宽；所述第一半导体层本体沿介质墙的外围生长形成重新外延部分；所述重新外延部分使所述第一半导体层超出临界厚度从而在所述重新外延部分的投影区域形成二维电子气2DEG，在所述异质结沟道上形成至少2个不连续的二维电子气2DEG区域；

所述第一半导体上设有所述栅电极，所述栅电极仅覆盖整个异质结沟道中二维电子气间断的部分。

优选地，所述栅电极和第一半导体之间还设有第一介质层。

优选地，所述重新外延部分为连续分布或者沿其生长方向分为m份，m大于等于1。

优选地，所述第一半导体层与第二半导体层之间还设有用以提高异质结界面的二维电子气2DEG的迁移率的插入层，所述插入层为AlN层。