[实用新型]用于脉宽调制信号的数字滤波器

说明书

技术领域

本实用新型涉及信号处理技术，更具体地，涉及用于脉宽调制(PDM)信号的数字滤波器。

背景技术

在信号处理中，采用模数转换器将模拟信号转换成数字信号，然后对数字信号进行调制产生数字调制信号，对数字调制信号进行滤波去除量化噪声，从而获得低噪声的数字信号。在市场上已经可以购买到集成模数转换器和调制器的信号处理芯片。例如，专用于处理音频信号的数字麦克风芯片内部Σ-Δ模数转换器，其中将模拟信号转换成脉冲宽度调制(PDM)格式。PDM信号包括过采样一位或多位(例如，2至4位)信号。PDM信号的相对脉冲宽度可以表征输入信号的幅度。

上述数字处理芯片中Σ-Δ模数转换器的工作原理是过采样和噪声整形，其中采用数字抽取滤波器对调制器的输出数据进行抽取，将原来的过采样频率降低到奈奎斯特采样率，以实现移除量化噪声，降低采样频率和抗混叠。因此，数字滤波器是数字处理芯片中的重要部分。

在数字滤波器中，有限长脉冲响应(Finite Impulse Response，即FIR)滤波器和无限长脉冲响应(Infinite Impulse Response，即IIR)滤波器是数字信号处理系统的基本元件。FIR滤波器采用非递归型结构，包括多级乘法器和存储器，存储器用于保存历史值和参数值，在每级运算时从存储器获得历史值和参数值，并且进行乘法运算，然后将计算值存储在存储器中，作为下级运算的历史值。IIR滤波器采用递归型结构，包括延时器、乘法器、加法器和存储器，存储器用于保存历史值和参数值，在每次递归运算时从存储器获得历史值和参数值，并且进行乘法和加法运算，然后将计算值存储在存储器中，作为下次递归运算的历史值。

上述现有的数字滤波器可能包括多个FIR滤波器和多个IIR滤波器，在数字信号处理中需要高频读写存储器和进行乘法运算，从而导致运算时间延长和系统功耗损失。由于系统时钟的限制，每个FIR滤波器和每个IIR滤波器均需要单独的乘法器和存储器，导致芯片尺寸增大和成本提高。

实用新型内容

鉴于上述问题，本实用新型的目的在于提供一种数字滤波器及方法，其中以分时方式共用存储器和乘法器，从而可以减小功耗和芯片尺寸、以及降低成本。

根据本实用新型的第一方面，提供一种用于脉宽调制信号的数字滤波器，包括：第一滤波器，用于对所述脉宽调制信号的预处理信号进行低通滤波，以产生第一中间信号；第二滤波器，用于对所述第一中间信号进行高通滤波，以产生音频数据；存储器，用于存储所述第一滤波器和所述第二滤波器的参数值和历史值；乘法器，用于根据所述参数值和所述历史值进行乘法运算，从而进行滤波操作；以及数据控制器，用于以分时的方式，将所述存储器和所述乘法器分别与所述第一滤波器和所述第二滤波器相连接，从而进行滤波操作。

优选地，还包括输入采样模块，所述输入采样模块接收脉宽调制信号和时钟信号，对所述脉宽调制信号进行采样，以获得采样信号。

优选地，还包括第三滤波器，所述第三波滤器与所述输入采样模块连接，用于对所述采样信号进行降采样，以获得第二中间信号。

优选地，还包括第四滤波器，所述第四滤波器与所述第三滤波器连接，用于对所述第二中间信号进行频率补偿，从而产生第三中间信号。

优选地，所述第一滤波器与所述输入采样模块、所述第三滤波器和所述第四滤波器中的任一个连接，以获得其输出信号作为所述预处理信号。

优选地，所述第一滤波器、所述第二滤波器和所述第四滤波器分别进行降采样。

优选地，所述数据控制器以分时的方式，将所述存储器和所述乘法器与所述第四滤波器相连接，从而进行滤波操作。

优选地，所述第三滤波器为级联积分梳状滤波器，所述第一滤波器和所述第四滤波器分别为有限长脉冲响应滤波器，所述第二滤波器为无限长脉冲响应滤波器。

优选地，所述有限长脉冲响应滤波器在一次滤波操作中采用多级运算产生多个历史值，所述无限长脉冲响应滤波器在一次滤波操作中采用多次递归产生多个历史值。

优选地，所述数据控制器在每次滤波操作中，将参数值读取至内存，并且在内存中分配历史值存储空间，以及采用FIFO控制方式访问所述历史值存储空间。

优选地，所述数据控制器在滤波操作结束之后，将历史值存储空间中保存的多个历史值回写至所述存储器中。

优选地，所述数据控制器在连续滤波操作中，交替执行历史值复制和滤波运算，其中，在滤波运算中产生多个历史值，在历史值复制中，将前一次滤波操作的运算产生的多个历史值复制为下一次滤波操作的多个历史值。