[实用新型]一种芯片接口扩展控制电路

说明书

技术领域

本实用新型涉及一种芯片，具体是一种芯片接口扩展控制电路。

背景技术

由于控制芯片的端口有限，无法满足一个AD端口连接一个AD检测模块、一个I/O端口连接一个驱动模块的需求，实现端口的复用不可或缺。因此，迫切需要解决控制芯片端口有限的问题。

实用新型内容

本实用新型的目的在于提供一种芯片接口扩展控制电路，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种芯片接口扩展控制电路，具有若干个AD端口和I/O端口；锁存器芯片，具有一个输出使能端口、一个锁存使能端口、若干个输入端口和若干个输出端口，所述控制芯片的一个所述AD端口连接所述锁存器芯片的一个所述输入端口，且所述锁存器芯片的所述锁存使能端口与所述控制芯片的一个所述I/O端口连接；驱动模块，连接到所述锁存器芯片的所述输出端口；输出使能端口Out En连接低电平或接地以使所述锁存器芯片处于输出使能状态。优选地，所述输出使能端口Out En连接所述控制芯片的另一个所述I/O端口，另一个所述I/O端口可输出低电平。优选地，一个所述I/O端口可输出高电平H以使所述锁存器芯片处于锁存不使能状态，一个所述AD端口可设置为输出口，并通过所述锁存器芯片的所述输出端口Out输出信号以控制所述驱动模块工作。优选地，所述驱动模块包括第一驱动模块和第二驱动模块，所述锁存器芯片的输出端口Out分别与第一驱动模块、第二驱动模块相连接，所述控制芯片的一个所述AD端口可设置为输出口，并通过所述锁存器芯片的所述输出端口Out输出不同的信号以分别控制所述第一驱动模块和所述第二驱动模块工作。优选地，控制电路还包括AD检测模块，所述AD检测模块连接到所述控制芯片的一个所述AD端口且连接到所述锁存器芯片的一个所述输入端口In。优选地，一个所述I/O端口可输出低电平L以使所述锁存器芯片处于锁存使能状态，一个所述AD端口设置为AD输入口，以检测所述AD检测模块的信号。优选地，控制芯片的I/O端口还连接有存储器。

与现有技术相比，本实用新型的有益效果是：本实用新型实现了AD端口的I/O功能扩展，在控制电路中包括AD检测模块时，控制芯片的AD端口能复用检测AD检测模块的信号。

附图说明

图1为芯片接口扩展控制电路的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。

如图1所示，本实用新型的控制电路包括：控制芯片2，具有若干个AD端口和I/O端口；锁存器芯片6，具有一个输出使能端口OutEn、一个锁存使能端口Latch、若干个输入端口In和若干个输出端口Out，控制芯片2的一个AD端口连接锁存器芯片6的一个输入端口，且锁存器芯片6的锁存使能端口Latch与控制芯片2的一个I/O端口连接；AD检测模块3，连接到控制芯片2的AD端口且连接到锁存器芯片6的输入端口In；驱动模块4，连接到锁存器芯片6的输出端口Out；输出使能端口OutEn接地以使锁存器芯片6输出使能。

工作原理如下：I/O端口输出高电平H，锁存使能端口Latch在锁存不使能状态，控制芯片2设置AD端口为输出口，并设置AD端口向锁存器芯片6的输入端口In输入信号，使得输出端口Out输出信号与输入端口In输入信号相同，从而控制驱动模块4工作；I/O端口输出低电平L，锁存使能端口Latch在锁存使能状态，控制芯片2设置AD端口为输入口，实时检测AD检测模块3的信号。

综上所述，本实用新型实现了AD端口的I/O功能扩展，在控制电路中包括AD检测模块3时，控制芯片的AD端口能复用检测AD检测模块3的信号。

对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。