[实用新型]输出复位电路、栅极集成驱动电路及显示装置

权利要求书

1.一种输出复位电路，其特征在于，包括：与用于向移位寄存器提供时钟信号的时钟信号端的数量一致的至少三个结构相同的复位单元；其中，

各所述复位单元的第一端与参考信号端相连，第二端与一组移位寄存器中的各移位寄存器的信号输出端相连，第三端与该组中各移位寄存器中驱动模块的控制端相连，第四端与该组中各移位寄存器中驱动模块的输入端连接的时钟信号端相连；

各所述复位单元用于在连接的时钟信号端的控制下，导通所述参考信号端与连接的该组中各移位寄存器的信号输出端；

一组各移位寄存器中驱动模块的输入端连接的时钟信号端加载相同的时钟信号；不同组各移位寄存器中驱动模块的输入端连接的时钟信号端加载不同的时钟信号，且每两个时钟信号存在时序重叠部分。

2.如权利要求1所述的输出复位电路，其特征在于，所述复位单元和所述时钟信号端均为N个；第N个所述复位单元的第二端与第N*K+n个移位寄存器的信号输出端相连；所述N为大于2的整数，K取值为0和正整数，n取值为1至N的整数。

3.如权利要求2所述的输出复位电路，其特征在于，所述复位单元和所述时钟信号端均为3个。

4.如权利要求1所述的输出复位电路，其特征在于，各所述复位单元的第一端通过一条导线串联后与一个所述参考信号端连接。

5.如权利要求1-4任一项所述的输出复位电路，其特征在于，各所述复位单元包括：下拉模块、电位保持模块和下拉控制模块；其中，

所述下拉模块的控制端与第一节点相连，输入端与所述参考信号端相连，输出端与所述移位寄存器的信号输出端相连；所述下拉模块用于在所述第一节点电位的控制下，导通所述参考信号端与所述移位寄存器的信号输出端；

所述电位保持模块的第一端与所述第一节点相连，第二端与所述时钟信号端相连；

所述下拉控制模块的控制端用于与所述移位寄存器中驱动模块的控制端相连，输入端与所述参考信号端相连，输出端与所述第一节点相连；所述下拉控制模块用于在所述移位寄存器中驱动模块的控制端电位的控制下，通过所述电位保持模块连接的所述时钟信号端和所述参考信号端控制所述第一节点的电位。

6.如权利要求5所述的输出复位电路，其特征在于，所述下拉模块，包括：第一薄膜晶体管；所述第一薄膜晶体管的栅极与所述第一节点相连，源极与所述移位寄存器的信号输出端相连，漏极与所述参考信号端相连。

7.如权利要求5所述的输出复位电路，其特征在于，所述电位保持模块，包括：第一电容；所述第一电容的第一端与所述第一节点相连，第二端与所述时钟信号端相连。

8.如权利要求5所述的输出复位电路，其特征在于，所述下拉控制模块，包括：第二薄膜晶体管；所述第二薄膜晶体管的栅极与所述移位寄存器中驱动模块的控制端相连，源极与所述参考信号端相连，漏极与所述第一节点相连。

9.一种栅极集成驱动电路，其特征在于，包括：如权利要求1-8任一项所述的输出复位电路和多个级联的移位寄存器；

除末级移位寄存器之外，其余每级移位寄存器的信号输出端均用于向下一级移位寄存器的信号输入端输入有效脉冲信号。

10.如权利要求9所述的栅极集成驱动电路，其特征在于，所述移位寄存器包括：输入模块和驱动模块；其中，

所述输入模块的控制端与第一时钟信号端相连，输入端与信号输入端相连，输出端与所述驱动模块的控制端相连；所述输入模块用于在所述第一时钟信号端的第一时钟信号控制下，将信号输入端输入的有效脉冲信号传送至所述驱动模块的控制端；

所述驱动模块的输入端与第二时钟信号端相连，输出端与信号输出端相连；所述驱动模块用于在所述有效脉冲信号的控制下，将所述第二时钟信号端的第二时钟信号输出至信号输出端；在一个重复周期内所述第一时钟信号的有效脉冲早于所述第二时钟信号的有效脉冲。

11.如权利要求10所述的栅极集成驱动电路，其特征在于，所述输入模块，包括：第三薄膜晶体管；所述第三薄膜晶体管的栅极与所述第一时钟信号端相连，源极与所述信号输入端相连，漏极与所述驱动模块的控制端相连。