[实用新型]一种PCM信号发生装置有效
申请号: | 201621083510.0 | 申请日: | 2016-09-27 |
公开(公告)号: | CN206161701U | 公开(公告)日: | 2017-05-10 |
发明(设计)人: | 屈宏涛;刘东山;耶小方;李潼清;高峰;武松剑;宾彬;张宏伟;袁江煜 | 申请(专利权)人: | 株洲中车时代电气股份有限公司 |
主分类号: | G01R1/28 | 分类号: | G01R1/28;G05B19/042 |
代理公司: | 湖南兆弘专利事务所(普通合伙)43008 | 代理人: | 周长清,廖元宝 |
地址: | 412001 湖*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 pcm 信号 发生 装置 | ||
技术领域
本实用新型主要涉及遥测技术领域,特指一种PCM信号发生装置。
背景技术
遥测设备作为获取重要信息的一种途径一直备受重视。遥测信号源是一种能够产生各种测试信号的电子设备,已被广泛应用在各种遥测领域中。遥测信号的调制主要是把遥测的信号调制到可以通过无线信道通信的微波频段,并能够实现多路复用的功能。有时候为了更有效的利用频段还需要采用二次调制的方式,即先对遥测基带信号调制到副载波上,再对载波统一调制。目前采用的信号调制方式有连续波调制和脉冲调制这两种。脉冲编码调制(PCM)的遥测系统由于其自身的各种优点而成为当前采用最为广泛的一种遥测系统,但能够实现通用功能的通用信号源还比较少,尤其随着遥测任务密度的不断增加,传统测试信号源已不能满足人们的需求。
实用新型内容
本实用新型要解决的技术问题就在于:针对现有技术存在的技术问题,本实用新型提供一种结构简单、通用性强的PCM信号发生装置。
为解决上述技术问题,本实用新型提出的技术方案为:
一种PCM信号发生装置,包括上位机、FPGA主控模块、USB通信接口模块、输出接口模块和供电模块,所述供电模块分别与FPGA主控模块和USB通信接口模块相连、用于提供所需电源,所述USB通信接口模块分别与所述上位机和FPGA主控模块相连、用于接收上位机的配置信息并发送至FPGA主控模块,所述FPGA主控模块与所述输出接口模块相连、用于接收配置信息以生成对应的PCM信号,并经输出接口模块输出。
作为上述技术方案的进一步改进:
所述输出接口模块与所述上位机相连、用于对PCM信号进行校验。
所述输出接口模块为单端输出接口或差分输出接口。
所述供电模块包括用于提供给FPGA主控模块的5V电源、用于提供给USB通信接口模块的3.3V电源和2.5V电源。
与现有技术相比,本实用新型的优点在于:
本实用新型的PCM信号发生装置,通过上位机将配置信号发送至FPGA主控模块,由FPGA根据配置信号生成相对应的PCM信号,此PCM信号的码速率、码型、PCM帧结构等几乎所有参数均可通过FPGA编程设置,并且可设置的范围很大,因而通用性很强。
附图说明
图1为本实用新型的方框结构图。
图2为本实用新型的USB通信接口模块的电路原理图。
图3为本实用新型中供电模块的电路原理图。
图4为本实用新型中差分输出接口的电路原理图。
图5为本实用新型中单端输出接口的电路原理图。
图中标号表示:1、上位机;2、USB通信接口模块;3、FPGA主控模块;4、输出接口模块;5、供电模块。
具体实施方式
以下结合说明书附图和具体实施例对本实用新型作进一步描述。
如图1至图5所示,本实施例的PCM信号发生装置,包括上位机1、FPGA主控模块3、USB通信接口模块2、输出接口模块4和供电模块5,供电模块5分别与FPGA主控模块3和USB通信接口模块2相连、用于提供所需电源,USB通信接口模块2分别与上位机1和FPGA主控模块3相连、用于接收上位机1的配置信息并发送至FPGA主控模块3,FPGA主控模块3与输出接口模块4相连、用于接收配置信息以生成对应的PCM信号,并经输出接口模块4输出以供其它设备使用。其中配置信息包括码速率、帧结构、码型和波形。本实用新型的PCM信号发生装置,通过上位机1将配置信号发送至FPGA主控模块3,由FPGA根据配置信号生成相对应的PCM信号,此PCM信号的码速率、码型、PCM帧结构等几乎所有参数均可通过FPGA编程设置,并且可设置的范围很大,因而通用性很强。
本实施例中,输出接口模块4与上位机1相连、用于对PCM信号进行校验。
本实施例中,FPGA主控模块3选用美国Xilinx公司Spartan-Ⅱ系列的FPGA芯片XC2S100-6PQ208,其属于中等规模的SRAM工艺FPGA芯片,成本较低。
如图2所示,本实施例中,USB通信接口模块2采用CY7C68013,支持普通IO、Slave FIFO模式、GPIO模式这三种接口模式,不同的模式在引脚配置上都不同,Slave FIFO模式和GPIO模式下接口同步时钟也遵循不同的模式。在电路设计中为了避免在固件程序开发时受到局限,本发明采取的方式是把CY7C68013所有的IO接口(PA、PB、PD、CTL、RDY、IFCLK)都引到FPGA的端口上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株洲中车时代电气股份有限公司,未经株洲中车时代电气股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201621083510.0/2.html,转载请声明来源钻瓜专利网。